• 마이크로전자및패키징학회지
• /
• 제13권4호
• /
• pp.9-15
• /
• 2006

이 논문은 코어와 I/O 회로가 포함된 PEEC(Partial Equivalent Electrical Circuit) PDN(Power Distribution Networks)의 임피던스 변화에 따른 칩의 성능 분석을 나타내었다. I/O 전원에 연결된 코어 전원 잡음이 I/O 스위칭에 어떠한 영향이 미치는지 시뮬레이션 결과를 통하여 보였다. 또한 직접 설계한 $7{\times}5$인치 DLL(Delay Locked Loop)시험 보드를 사용하여 칩의 동작 지점에 따른 전원 잡음의 효과를 분석하였다. $50{\sim}400MHz$에 주파수 대역에 따른 DLL의 지터를 측정하고 시뮬레이션 결과로 얻어진 임피던스 값과 비교하였다. PDN의 공진 피크가 100MHz 주파수에서 1옴보다 큰 임피던스를 갖기 때문에 DLL의 지터는 주파수가 100MHz 근처에서 증가함을 보여준다. 타겟 임피던스를 줄이기 위한 방법인 디커플링 커패시터에 따른 칩과 보드의 임피던스 변화를 보였다. 따라서 전원 공급망 설계는 디커플링 커패시터와 함께 코어 스위칭 전류와 I/O 스위칭 전류를 같이 고려해야 한다.

• 한국전자파학회논문지
• /
• 제26권10호
• /
• pp.895-906
• /
• 2015

본 논문에서는 모바일 충전회로를 대상으로 IEC 규격의 EFT/B(Electric Fast Transient and Burst) 내성 시험을 수행할 때 전달되는 신호를 예측할 수 있는 방법론 및 모델을 제안한다. EFT/B 신호는 모바일 충전회로가 충전 중인 상태에서 전달되기 때문에 교류전원 단에서 부터 부하 단까지의 신호전달특성을, 모바일 충전회로에 교류전원이 연결된 상태에서 알아야할 필요가 있다. 이를 위하여 간단한 CDN(Coupling-Decoupling Network)을 설계 제작하였으며, 이것을 이용하여 교류전원이 연결되어 있을 때와 연결되어 있지 않을 때의 두 가지 경우에 대해서 모바일 충전회로의 S-parameter를 VNA(Vector Network Analyzer)를 이용하여 측정하였다. 그 결과, 측정된 모바일 충전회로의 S-parameter 특성은 전원의 연결 유무와 거의 무관하였으며, 이것을 근거로 하여 모바일 충전회로만의 전달특성을, 전원이 연결되지 않은 상태에서, 적절한 인터페이스를 제작하여 측정하였다. 실제 EFT/B 신호 입출력의 전달함수를 구하여 S-parameter 측정의 정확성을 검증하였다. 이렇게 측정된 특성을 이용하여 모바일 충전회로의 EFT/B 신호가 전달되는 특성을 효과적으로 예측할 수 있었음을 보였다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.146-153
• /
• 2008

High speed serial link에 적합한 clock multiphase generator용 integrated phase-locked loop (PLL)을 설계하였다. 설계된 PLL은 programmable current mirror를 사용하여 동작 범위 안에서 동일한 loop bandwidth와 damping factor를 가진다. 또한 설계한 PLL 회로 netlists를 가지고 HSPICE 시뮬레이션을 통해 close-loop transfer function과 VCO의 phase noise transfer function을 구하였다. Board 위 칩의 자체 임피던스는 decoupling capacitor의 크기와 위치에 따라 계산된다. 세부적으로, close-loop transfer function에서 gain의 최대값과 VCO noise transfer function에서 gain의 최대값 사이의 주파수범위에서 decoupling capacitor의 크기와 위치에 따른 보드 위 칩의 자체 임피던스를 구하였다. 이를 바탕으로 보드에서의 decoupling capacitor의 크기와 위치가 PLL의 jitter에 어떠한 영향을 미치는지 분석하였다. 설계된 PLL은 1.8V의 동작 전압에서 400MHz에서 2GH의 wide operation range를 가지며 $0.18-{\mu}m$ EMOS공정으로 설계하였다. Reference clock은 100MHz이며 전체 PLL power consumption은 1.2GHz에서 17.28 mW이다.

• 대한전자공학회논문지SD
• /
• 제41권1호
• /
• pp.71-80
• /
• 2004

본 논문에서는 집적회로 패키지에 기인한 노이즈를 해석할 수 있는 새로운 SSN모델을 보인다. 기존의 디커플링 커패시터를 고려하지 않은 회로모델은 과도하게 SSN을 예측한다는 것을 보였으며, 디커플링 커패시터가 포함된 패키지 회로모델을 통하여 새로운 SSN 모델을 제안하였다. 새롭게 제안된 SSN 모델은 0.18um공정(TSMC 0.18um공정)을 사용하여 다양한$\cdot$회로설계 변수(입력상승시간, 패키지 인덕턴스 및 동시 스위칭 개수)의 변화에 따라 HSPICE 시뮬레이션과 정확히($5\%$ 이내에서) 일치한다는 것을 검증하였다.

• 한국전자통신학회논문지
• /
• 제9권7호
• /
• pp.753-759
• /
• 2014

본 논문에서는 전원무결성(Power Source Integrity) 해석을 기반으로 PCB(Printed Circuit Board)내부 전원 선로의 RLC 공진(Resonance)현상을 해석하고 PCB내부 공진현상 감쇄를 위한 설계기법을 제시한다. 제시하는 기법은 PCB의 구조적 특성으로 형성되는 공진주파수를 예측하며, 공진현상 감쇄를 위한 디커플링 캐패시터의 적용위치 및 용량을 결정할 수 있다. 본 논문에서는 산업용 제어기 내부의 메인보드 회로 시뮬레이션 모델을 통해서 PCB 공진현상 감쇄 설계기법에 대한 타당성을 검증하였다. 본 연구결과는 향후, PCB 회로 설계에서 PDN(Power Delivery Network)구조의 안정도 향상에 기여할 것으로 기대된다.

• 한국전자파학회논문지
• /
• 제13권10호
• /
• pp.1040-1047
• /
• 2002

본 논문에서는 인쇄회로기판을 기구물에 기계적으로 고정시키고, 전기적으로 접지시키기 위해 사용되는 스크류 연결이 파워버스 잡음에 미치는 영향을 분석하였다. 스크류는 인쇄회로기판과 기구물을 연결하기 위하여 파워버스를 관통하게 되며, 이는 파워버스 잡음에 영향을 미치게 된다. 이러한 스크류 연결의 효과를 확인하기 위하여 스크류가 없는 기판과 5개의 스크류를 사용하여 인쇄회로기판과 기구물의 간격을 0.5 mm로 설정한 경우를 비교하였다. 비교 결과 제안된 방법은 스크류가 없는 경우에 비해 0.1 GHz - l GHz의 주파수 대역에서 5 dB 이상 잡음 특성이 개선되는 것을 확인하였다. 또한 신호선이 존재하는 4층 인쇄회로기판에 스크류를 사용한 경우 600 MHz까지 신호의 특성이 개선되는 것을 확인하였다. 본 연구는 고속 회로 및 기구물 설계에 유용하게 활용될 수 있을 것으로 기대된다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 추계학술대회
• /
• pp.61-63
• /
• 2019

본 논문은 3.3 kW 전기자동차용 탑재형 충전기의 전력 밀도 향상을 위해 디커플링 기법이 적용된 PFC (Power factor correction) 회로의 초치적 설계 방안을 제안한다. 최적 설계를 위하여 buck-boost 컨버터 형태의 디커플링 회로 동작 원리를 기반으로 스위칭 주파수에 따른 PFC 회로의 손실과 부피를 분석하고 최적 설계점을 도출한다.

• ETRI Journal
• /
• 제32권2호
• /
• pp.265-272
• /
• 2010

To supply a power distribution network with stable power in a high-speed mixed mode system, simultaneous switching noise caused at the multilayer PCB and package structures needs to be sufficiently suppressed. The uni-planar compact electromagnetic bandgap (UC-EBG) structure is well known as a promising solution to suppress the power noise and isolate noise-sensitive analog/RF circuits from a noisy digital circuit. However, a typical UC-EBG structure has several severe problems, such as a limitation in the stop band's lower cutoff frequency and signal quality degradation. To make up for the defects of a conventional EBG structure, a partially located EBG structure with decoupling capacitors is proposed in this paper as a means of both suppressing the power noise propagation and minimizing the effects of the perforated reference plane on the signal quality. The proposed structure is validated and investigated through simulation and measurement in both frequency and time domains.

• 대한전자공학회논문지SD
• /
• 제41권4호
• /
• pp.15-22
• /
• 2004

이 논문은 PCB의 PDN(Power Distribution Network) 시스템을 고려한 채널 분석을 나타내었다. 설계자가 원하는 PDN 시스템을 설계하기 위하여, 전체 주파수 범위의 PDN이 요구하는 임피던스를 얻는 유용한 설계방법을 제안하였다. 제안된 방법은 주파수 영역과 관계된 계층적 배치 접관방식과 보트와 decoupling 커패시터 사이의 current 흐름의 간섭을 고려한 path-based equivalent 회로를 기본으로 하였다. 비록 빠르고 쉬운 계산을 위한 lumped model일지라도, 실험 결과는 제안된 모델이 numerical 분석처럼 거의 정확함을 보였다. PDN 시스텐의 분석은 패키지 인덕턴스가 파워 노이즈, 데이터 채널을 통한 신호 이동에 영향을 받는다는 것을 보여주고 있으나, 보드 PDN 또한 정확한 채널 신호를 위해 무시할 수 없다는 것을 보여준다. 따라서 설계자는 반드시 초고속 디지털 시스템의 첫 스팩 설계로부터 보드, 패키지, 칩 등을 동시에 디자인을 해야 한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권3호
• /
• pp.320-330
• /
• 2012

In this paper, we investigate the power integrity of grid structures for power and ground distribution on printed circuit board (PCB). We propose the 2D transmission line method (TLM)-based model for efficient frequency-dependent impedance characterization and PCB-package-integrated circuit (IC) co-simulation. The model includes an equivalent circuit model of fringing capacitance and probing ports. The accuracy of the proposed grid model is verified with test structure measurements and 3D electromagnetic (EM) simulations. If the grid structures replace the plane structures in PCBs, they should provide effective shielding of the electromagnetic interference in mobile systems. An analytical model to predict the shielding effectiveness (SE) of the grid structures is proposed and verified with EM simulations.