본 논문은 주파수에 의존하는 감쇠를 보상하고 해석신호의 크기를 이용하여 충실하게 포락선 검파를 행하므로써 거리분해능의 향상을 가져을 수 있음을 다룬다. 해석신호의 크기를 계산하는 것이 재래적 방식에 비해서 나은 결과를 보이고 있으며 또한 제안된 방식이 A-mode에서 근접한 두 경계면을 전술한 방식들보다 더 잘 구분할 수 있음을 알 수 있다. 실험결과 3.5MHz의 트랜스듀서를 사용하여 0.5mm의 거리분해능을 얻었다. 이 방식은 의료나 비파괴 검사에 응용될 수 있을 것이다.
본 논문에서는 디지탈 자동 음성 응답장치의 개발에 관하여 전반적인 사항을 기술하였다. 개발된 디지탈 음성 응답 장치는 전화국에서 가입자가 전화번호를 문의하였을 때 자동 응답할 구 있도록 특별히 구성된 시스템이다. 본 시스템의 구현 algorithm으로는 pitch predictive loop(PPL)을 가지는 RELP(residual excited linear pediction)방식을 사용하였는데 system memory는 비교적 적은 반면 음질은 아주 좋은 것이 개발된 자동 응답기의 큰 장점이라 하겠다. Hardware는 bit-slice microprocessor를 사용한 음성 합성기와 controller 및 I/O로 이루어져 있는데 이들은 실시간 신호처리와 시스템의 적응성 및 신뢰성을 고려하여 설계하였다.
Predeposition, 질소분위기 drive-in과 산소분위기 drive-in 공정에 의한 실리콘내에서의 boron과 Phosphorus의 일차원적 분포를 implicit 방법과 SOR(successive over-relaxation)방법을 이용하여 산출해 내는 컴퓨터 프로그램 (DIFSIM)을 작성하였다. 확산공정의 모델로는 vacancy mechanism을 사용하였으며, 특히 phosphorus의 경우에는 Fair와 Tsai의 이론을 이용하였다. 불순물 농도에 따른 산화막의 성장속도는 vacancy mechanism에 의하였으며, 산화에 의한 확산공정에의 영향(OED ; oxidation-enhanced diffusion)은 Watkins replacement mechanism으로 modelling하였다. DIFSIM을 이용한 결과는 실험결과와 상당히 잘 일치하였으며, SUPREM II외 결과와도 비교하여 보았다.
본 논문은 TDM 전자교환기의 국간신호 장비인 CCITT R2-MF 수신기(32CH용)의 디지탈 하드웨어 실현에 관한 실험적인 연구이다. MF 검출을 위한 DSP(digital signal Processing)방법은 여러 가지가 있지만 본 수신장치의 요구조건은 특정 주파수의 예민한 주파수 응답 특성과 그의 유무 판별이 필요하므로 DFT(discrete Fourier transform)에 의한 방법이 가장 효율적이다 이의 실현은 실 시간 처리를 위해 "bit-slice micro-processor"인 Am2900 series를 사용, micro-programming 기법을 도입하여 고속처리를 하였다. 그리고 전 시스템 제어를 위하여 Z-80A processor를 사용, 하드웨어 및 소프트웨어의 융통성을 최대한 높임으로서 TDM 전자교환기의 국간 신호장치로서의 활용 가능성을 확인하였다.
RMOS(refractors metal oxide semiconductor)의 게이트 금속으로 사용되는 Mo2N/Mo 이중층을 N2와 Ar을 혼합하여 저온의 반응성 스펏터링법으로 제조하였다. Ar : N2=95 : 5로 혼합된 가스 분위기에서 반응성 스펏터링을 할 때 Mo2N이 잘 형성되었다. 이렇게 제조한 Mo2N 박막은 면저항이 약 1.20∼1.28Ω/□로서 다결정 실리콘의 1/10정도가 되어 반도체 소자의 동작속도를 크게 향상시킬 것으로 기대된다. 1100℃의 N2분위기에서 PSC(phosphorus silicate glass)를 불순물 확산원으로 하여 소오스와 드레인의 불순물 확산을 할때 Mo2N 박막이 Mo으로 환원되어 확산전의 면저항보다 훨씬 작은 약 0.38Ω/□정도의 면저항을 나타내었다. 본 실험에서 제작한 자기정렬된 RMOSFET의 문턱전압은 약 -1.5V이고 결핍과 증가의 두 가지 동작특성을 나타내었다.
배분증폭기의 각 증폭소자에 귀환 루우프를 이용하여 배역폭을 증가시킬 수 있는 방법을 제시한 것이다. 즉, 낮은 주파수 영역에서는 귀환이 걸리지 않고, 높은 주파수에서는 정귀환이 되도록 각 증폭소자에 귀환 루우프를 걸어주면 대역폭이 증가한다. 이 설계방법에서는 각 증폭소자를 단향성으록 간주하고 주기적 구조전송선로이론을 택하였으며, 실제의 컴퓨터 해석은 정확한 결과를 얻기 위하여 K. B. Nicals의 방법을 택하여 4 -포오트 이론으로 수행하였다. 여기서 이론적으로 얻은 결과는 샘플로 택한 FET로서 귀환 루우프가 없을때, 대역폭은 16[GHz] 정도였으나, 귀환 루우프를 걸었을 때는 약 20[GHz] 정도로 중가하였다.
다결정 반도체의 전도모델로써 grain boundary와 표면에서 일어나는 band-bending을 가정하였다. 이 가정에 경계면에서 일어나는 트랩핑을 고려한 새로운 박막 트랜지스터의 전도이론을 제시하였다. S1O2를 절연체로 사용한 CdSe 박막 트랜지스터를 제조하고 그 특성을 측정하였다. 이때 CdSe는열 증착하였으며 SiO2는 고주파 스펏터링 하였다. 이론으로 구한 박막 트랜지스터의 출력곡선과 측정에 의한 실험치를 비교 및 검토하였다.
본 논문에서는 GRAFCET로 기술된 병렬 sequence를 갖는 순서 논리 시스템을 Programmed logic에 의해 실현하는 방법을 제안한다 이를 위해 먼저 병렬 sequence를 갖는 GRAFCET를 그 본래의 물리적 의미를 변형치 않고 다수의 state graph로 재구성하는 알고리즘을 제안했으며 이 제안된 알고리즘은 모든 형태의 GRAFCET에 적용 가능하며 특히 sub-system으로의 분해 및 그 역과정을 손쉽게 한다. 다음 이와같이 재구성된 state graph를 ROM을 사용한 microproerammed logic에 의해 구성하는 조직적인 방법을 제시했으며 이 제시된 구성 방법은 선택 sequence의 수를 임의로 확장할 수 있다.
Al-MIS(p-Si)태양전지의 최대 효율은 Al 박막을 0.6A/sec 이하의 속도로 증착시켜 80Å인 두께가 되었을 때임을 알았다. ZnS와 SiO로 AR coating을 했는데, 단층 피막일때는 각각 570Å과 690Å인 박막 두께에서 최대 Isc를 나타냈다. 이는 quarter-coating 조건인 n1d1=λ/4를 만족함을 알았다. 이중층 피막일 때는 한 층을 단층 피막때의 최적 두께를 유지하면서 다른 한 층을 조절했다. 이때의 최대 Isc는 단층피막일 때와 비슷한 값이었으나 넓은 범위의 두께에서 그 값이 그대로 유지되었다. 한편 dzns/ds10=1.9/2.3=570/690인 관계를 유지하면서 총 두께를 각각의 단층피막때의 최적 두께 합에 대해서 70∼90%로 얇게 했을 때 앞에서 논의한 어떤 경우보다도 20%이상의 더 높은 Isc를 얻을 수 있었다 따라서 높은 효율을 얻으면서 정밀한 두께 조절이 불필요한 새로운 AR coating방법을 얻었다.
This paper represents a fast computational algorithm for the discrete sine transform defined by Kekre and Solanki. Techniques are developed to factor the discrete sine trans form matrix into M=log2 2N matrices, where the number(N) of sampled data points is a power of two. Each factorial matrix contains not more than two non-zero real elem tints in any row or column. As a result of this method, the exact a배orithm for the fast discrete sine transform is accomplished. The algorithm is illustiated by a signal flow graph, which may be readily translated to hardware or software implementation.
CMOS 논리회로에서 부가회로없이 time skew와 무관하게 stuck-open(이하 s-op) 고장을 검출할 수 있는 새로운 알고리즘을 제안한다. 즉, CMOS회로 구성요소로서 Domino CMOS 이 회로를 채택하여 회로의 클럭킹 게이트를 하나의 branch로 간주 모델화하고, transition test를 이용하여 테스트 시이퀸스를 구한다. 또한 이 알고리즘을 VAXII/780상에서 임의의 CMOS회로에 적용시켜 보므로써, 종래의 방법에서 time skew로 인하여 검출될 수 없었던 모든 s-op 고장이 검출됨을 보였다.
본 논문에서는 gate array LSI의 Layout 설계중 새로운 초기 배치 알고리즘을 제안하고 있다. 인간에 의해 작성된 게이트 레벨 논리설계도면상에 모듈의 상대적 위치를 정해진 칩의 셀에 최대한 반영하여 배치할 수 있는 목적함수를 설정하고 그 함수에 의해 초기 배치를 구하였다. 제안한 방법의 유용성을 보이기 위해 이미 사용되고 있는 cluster성장법과 program 실험을 통해 최대 cut 수 및 총배선장을 비교하였다.
하중 그래프(weighted graph)의 연결지수(connection index)라는 새로운 개념에 기초를 둔 회로망분할에 대한 0(v.e) -v, e는 각각 마디 및 가지의 수-의 새로운 효과적 휴리스딕(heuristic) 알고리즘을 제안하였다. 실험적 결과는 이 알고리즘이 매우 효과적이고 시험한 다수의 분할문제에 대하여 최적의 또는 거의 최적의 해를 준다는 것을 실증하고 있다. 제안된 알고리즘의 몇 가지 응용을 제안하였고 그 컴퓨터 프로그램을 상세히 기술하였다.
본 논문에서는 direct sequence(DS) 방식을 이용한 spread spectrum system에 사용할 수 있는 빠른 초기 동기 방법을 제안하였다. 수식적인 모델을 세우고 해석을 한 후 computer simulation을 거쳐 제안된 system의 성능을 분석하여 sliding correlator에 비해 우수함을 입증하였다. 입력 신호의 signal-to-noise ratio(SNR)가 -18dB에서 초기 동기 시간이 45ms 소요되었다. 이 방법의 hardsware 구현과 실험 결과도 설명하였다.