무한히 긴 도체 격자판에 TE파가 입사될 때 스트립위에 유기되는 전류분호를 스펙트럴 영역해서 법과 모먼트법을 이용하여 구한다. 스트립간의 간격이 $0.05{\lambda}{\sim}5{\lambda}$인 격자판에 유기되는 전류분호의 파의 입사각에 따른 변화와 스트립 간격에 대한 스트립폭의 비가 0.4~0.8일때 스트립상의 전류분호 변화를 계산한다. 이 결과의 타당성을 입증하기 위해서 다른 방법에 의한 결과와 비교한다.
상이한 유전율의 유전체실린더로 완전 도체스트립이 둘러 싸여 있을 때 도체스트립에 의한 산란현상을 해석하였다. 보조전자계를 도입하여 가역정리를 적용함으로서 미지전계에 대한 적분방정식이 유도되며 이는 적절한 경계조건에 의하여 등가행렬방정식으로 변형된다. 이 행렬방정식으로 부터 미지계수의 역행렬을 구함으로서 산란전자계가 결정된다. 본 논문에서 얻어진 결과는 특수한 경우로서 실린더의 유전율을 같게 했을때 기존의 연구결과와 잘일치한다.
본 논문에서는 이동보상과 분류 벡터양자화기를 이용한 화면각 부호화방법을 제안하였다. 이동보상벡터양자화방식에서는 중요화소를 포함하는 블록을 효과적으로 부호화하는 것이 중요하다. 이러한 관점에서, 이동보상후에 나타나는 화면간 예측오차에 적합한 분류법을 갖는 새로운 CVQ 알고리듬을 제안하였다. 본 연구에서는 저 전송율에서 영상을 효과적으로 부호화하기 위하여 이동보상에서 처리단위인 블록을 4개의 크기가 같은 벡터로 나누고, 각 벡터들을 벡터내의 중요화소의 위치에 따라 15부류로 분류하여 각기 독립적으로 제작된 부호책에 따라 벡터양자화기로 부호화하였다. 컴퓨터 모의실험 결과에서 영상회의와 영상전화와 같은 상대적으로 움직임이 적은 영상에 대하여, 평균 비트율이 0.2~0.25 bit/pel에서 35~37dB의 신호대 잡음비를 얻었다.
본 논문은 MC-CVQ(motion compensated and classified vector quantization) 알고리듬의 하드웨어 실현에 관한 것으로, $128{\times}128$화소로 구성된 흑백영상을 64Kbps채널로 1초에 약 10장의 화면을 전송할 수 있는 화면간 부호화장치의 제작에 대하여 설명하였다. 위의 조건하에서 보호화를 수행하기 위하여, 시스템을 MC부, CVQ부, 보호화부로 구분하여 마이크로프로그램 제어에 의한 멀티프로세서 구조로 구성하였다. 그리고 MC부와 CVQ부에서 최소 거리 오차를 효율적으로 계산하기 위하여 연산부에는 3~단 파이프라인 구조를 채택하였다. 시스템 제작 후 성능을 평가한 결과, 본 시스템의 화면전송율은 영상신호의 상대적 이동량에 따라 1초에 6~15장 정도임을 확인하였다.
입력 디코더(decoder)가 달린 AND-EXOR형 PLA(programmable logic array)의 간단한 문제는 다치(Multiple-Value)입력 2치 출력 함수를 표현하는 ESOP(배타적 논리화를 이용한 적화형 논리식)의 간단한 문제에 대응한다. 본 논문에서는 5종류 적항의 변형 규칙(rule)을 이용한 ESOP의 간단한 알고리듬을 제안한다. 본 알고리듬에 의해 많은 산술회로의 데이타에 대해서 간단화를 행하였다. 그 결과, 1비트 입력디코더 및 2비트 입력디코더가 달린 PLA의 어느쪽에도 같은 예로써, AND-OR형 PLA 보다 AND-EXOR형 PLA의 쪽이 적은 적항수로 실현될 수 있었다.
본 논문에서는 RISC 컴파일러 시스템 구현에 필요한 기계독립적인 광역적 최적화부(global optimizer)의 설계 방식을 제안하고 실현한다. 제안된 최적화부는 트리플 표현을 입력으로 받아 데이터 흐름 분석 및 공통부식제거와 코드 이동을 수행하고 최적화된 트리플 표현을 출력시킨다. 본 최적화부는 기계 독립적인 중간언어를 대상으로 하기 때문에 다양한 고급언어와 타겟 머신에 대해서 이식성이 용이하며 프로그램의 실행속도를 향상시킬 수 있는 효율적인 최적화를 수행하도록 구성된다.
곡선의 다각형 근사화 방법은 화상분석 또는 데이타 압축등에 많이 사용된다. 다각형 근사화 방법으로, 적은 break point수를 갖고, Sequential Process로 결과를 얻을 수 있는 Cone intersection 방법이 있다. 여기서는 화소간의 거리가 일정한 디지탈 곡선의 경우, 종래의 cone intersection 방법을 정수계산을 이용하여 속도를 향상시키는 방법을 제안한다.
현재 임상에서 환자의 심박출량(cardiac output)을 측정하는데 널리 쓰이는 열희석법(thermodilution)은 카테터(catheter)의 심장주입에 따르는 위험성, 부작용 및 고도의 기술요구와 측정장비 및 비용의 고가, 측정 횟수의 제한, 환자의 고통등 여러 가지 문제점을 내포하고 있다. 한편 Electrical Impedance Cardiography는 이러한 열의석법의 단점들을 해결하고 나아가서 열희석법과는 달리 계속적으로 심박출량 뿐만 아니라 박동량(stroke volume) 및 심근육의 수축력등 심장의 기계적 기능을 감시할 수 있는 방법으로서, 외국에서는 널리 쓰이고 있고 이에 대한 연구도 활발한 상태이나 국내에서는 거의 보급이 안되어 있는 설정이다. 그리하여 본 연구에서는 이 새로운 분야의 국내 보급을 위하여 시제품을 완성하고 임상에서의 표준방법인 열희석법과 동시에 측정하여 기기의 정확성을 확인하였으며 운동 중에 운동부하 증가에 따른 심장기능의 변화도 측정하였다.
Hydrodynamic model에 의해서 submicron GaAs device를 simulation 할 때 필요한 hydrodynamic model parameter 들을 Monte Carlo code를 개발하여 추출하였다. GaAs 전도대의 밴드구조로 $\Gamma$, L, X세개의 valley를 고려하였고, 산란기구로는 polar optic phonon, acoustic phonon, equivalent intervalley, non-equivalent intervalley, ionized impurity 및 piezoelectric scattering을 고려하였다. 계산으로부터 얻은 속도 - 전계 곡선은 실험결과와 잘 일치하였고, 다른 연구자들이 소자 시뮬레이션에 사용할 수 있도록 모델 파라메터들을 표로 제시하였다.
본 논문에서는 LDD 소자의 최적화의 물리적 의미를 수치 씨뮬레이션을 통해 다루었으며 관련 실험을 통하여 최적화된 LDD 구조를 해석해 보았다. 첫째, 수치해석에 의하면 최적화 조건시에 드레인 n-영역에서의 전계는 고르며 낮은 분포를 보이고 있고, 전류는 이 영역에서 넓게 퍼져 흘렀다. 아울러 이때 최적점은 모든 공정 및 전기조건을 고려하여 총체적으로 최적화하여 얻어져야함이 발견되었다. 둘째, 실험에 의하면 최적 조건의 경우 기판전류와 드레인 전류비에 의해 n-영역의 최대전계는 극소화되었다. 이때 소자의 수명은 최대가 되었으며 n-영역의 저항은 channel 저항에서 $n^+$ 접합 저항으로 유연하게 변환이 되었다.
$\Gamma$계곡의 nonparabolicity를 고려하여 $Al_{0.48}\In_{0.52}As/Ga_{0.47}In_{0.53}As$ 변조 도핑 구조에서의 hot-electron 전송을 Monte Carlo 방법으로 연구하였다. 계산결과로부터 nonparabolicity는 2차원 전자의 속도를 크게 감소시킴을 알 수 있었다.
종합정보통신망(ISDN)의 패킷 교환망 구조를 지역망 설계 알고리즘과 분산망 설계 알고리듬을 적용하여 설계한다. 지역망 설계 알고리듬은 MST 토폴로지를 기본으로 하며, 한계용량을 만족시키고 통신량의 분산효과를 얻을 수 있도록 한다. 이를 Kruskal, Esau-Williams 알고리듬과 비교한 결과, 비용면에서 2.7%의 향상과 평균 지연시간에서 44.8%의 감소 효과를 보였다. 또한 분산망 설계 알고리듬으로서 MST 토폴로지에서 신뢰도를 증가시켜 나아가며 최소 비용의 토폴로지를 결정하는 알고리듬을 제안하였으며, Cut-Saturation 알고리듬과 종단간 지연시간과 통신량 제한조건 하에서 비교한 결과, 비용면에서 약 1/7의 감소 효과와 약 2.5배의 Throughput 증가 효과를 보였다.
1차와 2차 Seed grain을 제조하였다. 보다 큰 grain size를 갖는 1차 seed의 제조 조건은 2.0mol.%의 $BaCO_3$ 첨가와 10시간의 소경이었다. 가장 큰 2차 seed를 얻을 수 있는 1차 seed의 첨가량이 3wt.%로 나타나서, 전통적 방식으로 제조된 바 있는 저전압용 바리스터계에 이를 첨가하여 저전압 ZnO 바리스터를 제조하였다. 이와 같은 조건하에서 제조된 바리스터는 대개 10V/mm의 항복전압과 15~22의 비선형지수를 나타냈다.
본 논문에서 유한차분법을 이용하여 Pt-GaAs Schottky Barrier Diode(SBD)를 일차원으로 simulation하였다. 반도체의 지배방정식인 포아송 방정식(poisson equation)과 전류연속 방정식)current continuity equation)을 이산화 시킨 다음 Newton-Raphson 방법으로 선형화시켜서 가우스 소거법으로 해가 수렴할 때까지 반복적으로 풀었다. 이 SBD의 해석에 필요한 경계조건은 열전자방출-확산이론(thermionic emission-diffusion theory)으로부터 Schottky Barrier의 경계조건을 취하였다. 에피층을 갖는 SBD를 모델링하여 인가전압에 따른 다이오드에서의 전위와 전자의 분포를 simulation 하였다. 전위에 따라 변하는 접속층을 고려하여 실험치와 잘 일치하는 결과를 얻었다.
고속 퓨리어변화(Fast Fourier Transform)연산용 2차원 시스토릭 어레이의 기본 구성요소인 단위 처리요소(Unit processing element)를 직접회로로 설계, 제작하고 제작된 칩을 평가하였다. 설계된 칩은 FFT 연산을 위한 데이타셔플링 기능과 반쪽 버터플라이 연산기능을 수행한다. 약 6,500여개의 트랜지스터로 구성된 이 칩은 표준셀 방식으로 설계되었으며, 2미크론 이중 금속 P-Well CMOS 공정으로 제작되었다. 제작된 칩을 웨이퍼 상태로 프로브카드를 이용하여 평가하였으며 그 결과, 20MHz 클럭 주파수에서 반쪽 버터플라이 연산이 0.5${\mu}sec$에 수행됨을 확인하였다. 본 논문에서 설계, 제작된 칩을 이용하여 1024-point FFT를 연산하는 경우 11.2${\mu}sec$의 시간이 소요될 것으로 예상된다.
3D computer vision에서 일치성 문제를 해결하기 위한 많은 논문이 epipolar line이 수평하다는 가정을 사용한다. 그러나 실제로 그러한 상황을 만들기에는 어려운 점이 있다. 본 논문은 epipolar line이 수평하지 않은 상태에서 적용할 수 있으며 line matching에 근거를 둔 binocular-stereo matching 알고리듬을 제안한다. 본 논문의 방법은 주어진 line segment 의 끝점에서의 epipolar line 들과 그점에서 maximum disparity에 의해서 결정되어지는 line searching window를 사용한다. 정합시에는 line segment들의 방향과 edge의 세기, cross-correlation들을 사용하였으며. 실험에 의해서 일치성 문제를 해결하기 위한 유용한 방법임을 알 수 있었다.
본 논문에서는 LSI/VLSI 레이아웃 설계 자동화를 위한 새로운 레이아웃 설계언어 HAN-LALA를 제안한다. HAN-LALA는 C언어를 확장하여 사용함으로써 레이아웃 기술이 용이하고 preprocessor없이 컴파일되므로 디버깅이 쉽고 설계 시간이 단축된다. 기술 독립적인 레이아웃 설계를 가능하게 하기 위하여 설계 규칙과 공정기술을 독립된 모듈로 구성한다. 또한 관련된 오브젝트들을 그룹으로 정의하여 그룹간 배치를 행하고, river routing, 금지 영역을 고려하여 배선 등의 다양한 배선 모듈을 제공하여 세부적인 레이아웃 기술이 없어도 오류 없는 설계가 가능하다.
본 논문에서 게이트레벨 회로의 논리 최적화를 위한 논리적 redundancy조사를 가속화하는 새로운 방법을 제안한다. 게이트레벨 회로의 redundancy 조사문제는 테스트패턴 생성문제와 마찬가지로 유한상태 탐색문제로서, 그 실행시간이 탐색의 크기에 의존한다. 본 논문에서는 효율적인 탐색을 위해, '동적 head line'과 'mandatory 할당' 방법을 제안한다. 동적 head line은 redundancy조사과정에서 동적으로 변경되어, 탐색에서의 backtracking 수를 감소기키며, mandatory 할당은 불필요한 할당을 피할 수 있어 탐색의 크기를 줄인다. 특히 이들 방법은 기존의 테스트패턴 생성문제에서 사용한 방법과는 달리, 회로 최적화에 따른 회로의 변경에 영향을 받지 않고 사용된다. 또한, 이들 방법을 기존의 redundancy 조사시스템에 실현하여, 그 유효성을 보인다.
본 논문은 단층 perceptron과 새로 개발한 비대칭 궤환형 신경회로망 모델을 CMOS VLSI로 구현 하는 방법에 관한 연구로써, boolean 식과 산술 연산을 수행할 수 있는 50여개의 칩을 이중 금속 2마이크로메터 설계 규칙에 의해 설계하였으며 제작중에 있다. 이들 칩은 문자 인식, 디지털 처리 및 신경회로망 컴퓨터에 기본 칩으로 사용할 수 있도록 개발되었다.
適應 循環 필터에서 시스템 傳達 函數의 極點이 單位圓 밖으로 나감으로써 시스템이 불안정해지는 것을 방지하기 위해 適應 補償器를 채용한 適應 循環 필터 알고리듬을 제안하였고 제안한 알고리듬이 超安定性을 만족한다는 것을 證明하였다. 제안한 알고리듬 適應 雜音 除去器에 응용하여 LS방법의 適應 循環 필터를 이용한 適應 雜音 除去器, 適應 非循環 필터를 이용한 適應 雜音 除去器와의 성능을 比較하여 제안한 알고리듬의 妥當性을 立證하였다.