

CMOS 回路의 테스트 生成 알고리즘

(A Test Generation Algorithm for CMOS Circuits)

趙 相 福*, 林 寅 七*

(Sang Bock Cho and In Chil Lim)

要 約

CMOS 論理回路에서 附加回路 없이 time skew와 無關하게 stuck-open(이하 s-op) 故障을 檢出할 수 있는 새로운 알고리즘을 提案한다. 즉, CMOS 回路 構成要素로서 Domino CMOS 이回路를 採擇하여 回路의 클럭킹 게이트를 하나의 branch로 看做 모델화하고, transition test를 利用하여 테스트 시퀀스를 求한다. 또한 이 알고리즘을 VAX11/780상에서 임의의 CMOS回路에 適用시켜 보므로써, 従來의 方法에서 time skew로 因하여 檢出될 수 없었던 모든 s-op 故障이 檢出됨을 보았다.

Abstract

We propose a new algorithm which detects stuck-open faults in CMOS circuits without being affected by time skews not using additional circuits. That is, the Domino CMOS circuit structure is used as circuit configurations and the clocking gate in this circuit is modeled as one branch, then test sequence is generated by using the transition test.

Also, it is verified by applying this algorithm implemented in VAX 11/780 to arbitrary CMOS circuits that all of stuck-open faults which were not detected because of time skews in conventional methods is detected.

I. 序 論

s-op 故障은 個個의 트랜지스터에서 open 狀態가 發生하므로서 생기는 故障形態로 이러한 故障이 發生할 경우, CMOS回路의 charge store 機能으로 因하여 前狀態값을 그대로 갖게 되므로, 組合論理回路가 順序論理回路와 같은 動作을 行한다.^[3,4] CMOS回路의 이와 같은 stuck-open 故障을 檢出하기 위한 研究가 같은 많이 행해져 왔다.^[1,2,4,7,8] s-op 故障과 非古典의인 故障의 檢出에 있어서는 테스트 集合뿐만 아니라 테스트 시퀀스에 대한 考慮가 重要하다. 그러나 경우에 따라서 테스트 入力 패턴이 다음 패턴으로 바뀔 때 패턴전체가 同時에 바뀌지 않거나, 또는 回

路의 path의 길이가 다르기 때문에 發生하는 unequal delays 등에 依하여 time skew가 생길 때는 s-op 故障을 檢出하기가 어렵다. 이러한 問題를 解決하기 위한 CMOS 論理回路의 새로운 testable design 方式이 1983年 S. M. Reddy 등에 依하여 發表되었으나, 附加回路의 量이 많고 回路形態에 따라 각各 다른 附加回路를 써야 되는 불편한 점이 있다.^[9]

本 論文에서는 附加回路 없이 time skew와 無關하게 s-op 故障을 檢出할 수 있는 새로운 方法을 提案한다. 즉, Domino CMOS回路를 利用하여 클럭킹 게이트를 하나의 branch로 보아 모델화하고 transition test를 利用하도록 한다.

II. Time Skew

一般的으로 s-op 故障의 檢出에 대한 基本原理는 s-op 故障이 發生했을 때 回路의 出力이 变할 수 있도록 테스트 대상의 트랜지스터를 通하는 經路를 活性化시키

*正會員, 漢陽大學校 工科大學 電子工學科

(Dept. of Electron. Eng., Han Yang Univ.)

接受日字 : 1984年 9月 25日

입力패턴을 구하여 檢出하는 것이다. 이 입력패턴은 한 입력패턴과 그 다음에 오는 입력패턴사이의 關係를 考慮하여야 하며, 이러한 두 입력패턴의 關係가 s-op 故障을 檢出할 수 있는 狀態로 되었을 때 이 시퀀스를 matching sequence라 한다. 그런데 이 두 입력패턴을 生成하면서 檢出할 때에, 테스트의 各 變數에 해당하는 输入信號가 바뀌는 時間이 다르거나 또는 回路內에서 各 path에 따라 傳達遲延時間의 差異 등으로 因하여 생기는 输入패턴의 非正常的인 遷移 즉, time skew 때문에 s-op 故障檢出이 곤란한 경우가 생긴다. 이와 같은 time skew로 因하여 다음 定理1과 같은 경우가 發生하면 s-op 故障의 檢出이 不可能하다.

[定理1] Matching sequence에서 输入패턴이 T_1 에서 T_2 로 遷移中 T_1 과 T_2 사이에 제3의 输入 T_3 가 存在하여, T_2 输入時의 正常出力과 같은 出力を 갖게 할 경우 s-op 故障의 檢出이 不可能하다.

(證明) 無故障回路에서 matching sequence의 처음 输入 T_1 이 印加될 때와 다음 输入 T_2 가 印加될 때는 서로 다른 出力を 갖게 된다. 이에 T_2 input時의 正常出力과 같은 出力を 갖게 하는 제3의 输入 T_3 가 T_2 input 前에 印加된다면 테스트 狀態의 트랜지스터가 故障이 생겨도 T_1 때의 出力狀態를 持續할 수 없게 되어 故障檢出이 不可能하게 된다. Q. E. D.

예로서 다음 그림1과 같은 回路를 생각해 보자.




그림1. CMOS回路(1)
Fig.1. CMOS circuit (1).

이 回路의 出力函數 F 는

$$F = \bar{W}\bar{X} + WX + WY + \bar{Y}\bar{Z} + YZ$$

$$= (W \odot X) + WY + (Y \odot Z) \text{ 와 같다}$$

여기서 FET 5'에 s-op 故障이 發生하였다고 가정하

자. Matching sequence의 T_1 은 5'가 P-part에 있으므로 出力 F 를 0로 만드는 테스트集合 $\{(w, x, y, z) | (1, 0, 0, 1), (0, 1, 0, 1), (0, 1, 1, 0)\}$ 중 어느 것이나 可能하다. T_2 는 回路가 無故障 狀態일 때는 出力を 1로 만들고, 故障이 5'에 發生했을 때는 出力 F 를 high impedance 狀態로 만드는 테스트 $(1, 0, 1, 0)$ 뿐이다. 이 때 만약 time skew로 因하여 T_3 가 $(1, 0, 0, 0)$ 라면 FET 7'와 8'가 conduct되어 出力이 1이 되고, 定理1에서와 같이 5'의 檢出이 不可能하다. 즉, 이어서 $T_2 = (1, 0, 1, 0)$ 가 印加되어도 5'의 s-op 故障으로 因하여 出力은 그대로 1 값을 維持하게 되어 檢出이 不可能하다. 이와 같은 경우는 time skew로 因하여 W 가 X보다 먼저 变하여 $T_1 = (0, 1, 0, 1)$, $T_2 = (1, 0, 1, 0)$, $T_3 = (0, 0, 1, 0)$ 일 때도 역시 마찬가지이므로 5'의 s-op 故障의 檢出이 不可能하다. 또 다른 경우 $T_1 = (0, 1, 1, 0)$, $T_2 = (1, 0, 1, 0)$, $T_3 = (0, 0, 1, 0)$ 일 때도 역시 5'의 s-op 故障의 檢出이 不可能하다.

以上과 같이 time skew를 考慮하지 않았을 때 5'의 s-op 故障의 檢出이 可能한 3 가지 테스트 시퀀스가, time skew를 考慮했을 때 모두 故障檢出이 不可能하다. 이와 같은 問題點을 解決하기 위하여 附加回路를 利用한 testable design에 關한 研究가 있었으나, 回路에 附加 FET를 使用하므로 씨 面積과 速度에 많은 問題가 있었다.^[1]

그래서 附加回路를 使用하지 않고 Domino CMOS 回路를 利用하여 Domino CMOS回路의 形態的인 性質을 考慮하여 주므로써 s-op 故障의 檢出에 있어 time skew 問題를 完全히 解決할 수 있도록 한다.

III. Domino CMOS回路와 s-op 故障檢出

Domino CMOS回路는 그림2와 같이 函數形成을 위한 NMOS函數 블러과 클럭킹 게이트 그리고 인버터




그림2. Domino CMOS回路의 基本構造
Fig.2. Basic structure of Domino CMOS circuit.

터로構成되어 있다.^[5,6] 이러한構造로因하여 하나의 클럭 펄스에 의해 函数값을 얻을 수 있으므로, 타이밍問題에 있어 다른 다이내믹回路보다 安定하다는 잇점이 있다. 또一般 CMOS回路와 比較하여 chip area가 작다는 점, 速度가 1.5~2배 정도 빠르다는 점, NMOS技術을 그대로 利用할 수 있다는 점등의 長點을 갖고 있다.

그림2의 基本構造에서 클럭 펄스 C가 0일때는 C_p 가 on이 되어 F는 0가 되고, 1일때는 C_n 이 on이 되어 函数블럭과 인버터에 依하여 F가決定된다. 이와같은 基本構造가 여러개 하나의 모여 클럭 펄스에 依해動作하게 된다. 그림2에서 C_p 와 C_n 은 같은 클럭 C에 依하여動作되므로 恒常 둘중 하나만導通狀態가 된다. 그리고 Domino CMOS回路는 C_p , C_n 을 包含해서 連結그래프로 모델화 할 수 있음을 定理2에 나타내었다. 連結그래프는 P-part와 N-part를 分離하여 트랜지스터를 하나의 branch로 보아 모델화한 것이다.

[定理2] Domino CMOS回路에서 故障檢出을 위하여 連結그래프로 모델화 할 때 클럭 C도 하나의 트랜지스터 入力으로 看做하여 branch로 나타낼 수 있다.

(證明) Domino CMOS回路에서는 클럭에 따라서 C_p 또는 C_n 만이 on이 되면서 出力에 影響을 미친다. 그림2의 Domino CMOS 基本 블럭에서 클럭C가 0일때는 C_p 가 on이 되어 出力 F가 0가 되고, 클럭C가 1일때는 函数블럭과 C에 依해 出力이決定된다. 즉, 인버터를 거치므로 出力 F는 函数블럭에 依해 나타나는 값과 C의 값과 같다. 즉, C를 出力 F에 包含시킬 수 있게 되며, 出力 F에 包含된 變數를 入力으로 받아들이는 트랜지스터는 모두 連結그래프에 包含되므로, 다른 트랜지스터와 함께 클럭킹 게이트 트랜지스터 C_n , C_p 는 하나의 branch로 나타낼 수 있다. Q.E.D.

定理2에 대한例로서 그림3과 같은 Domino CMOS回路를 살펴보자. 定理2에서와 같이 s-op故障의 檢




그림3. Domino CMOS回路(2)

Fig. 3. Domino CMOS circuit(2).

出을 위해 클럭 펄스 C를 出力 F에 包含시켜 생각하면 $FT = F \cdot C = (X + YZ) \cdot C = XC + YZC$ 이다. 즉, 出力 F는 클럭 펄스 C가 0이면 $FT = 0$ 이고, 1이면 X, Y, Z에 依해 F값이決定된다. 그림3의回路를 클럭킹 게이트를 包含하여 連結그래프로 나타내면 그림4와 같다.




그림4. 그림3의回路에 대한 連結그래프表現

Fig. 4. Connection graph representation for the network in Fig. 3.

Domino CMOS回路에서 time skew를 考慮한 테스트 사이퀀스를 구하기 위하여, 우선 클럭킹 게이트를 包含한回路全体를 連結그래프로 모델화한다. 그리고 定理2 및 다음 定理3을 適用한 全体의 알고리즘에 의해 time skew를 考慮한 새로운 테스트 사이퀀스를 구한다.

[定理3] n個의 入力變數와 1個의 클럭펄스에 依해構成된 Domino CMOS回路에서, time skew를 考慮하지 않고 s-op故障을 檢出할 수 있는 테스트 사이퀀스 중 임의의連續한 테스트 각각을 $I = (I_1, I_2, I_3, \dots, I_n, P)$, $C = (C_1, C_2, C_3, \dots, C_n, R)$ 라 했을 때, I와 C사이의 time skew를 考慮한 transition test $T = (T_1, T_2, T_3, \dots, T_m, Q)$ 는 다음 알고리즘 1에 依하여 求해진다. (단, P, Q, R은 클럭 펄스의 값)

(알고리즘 1)

if $(I_1 \neq C_1) \text{ or } (I_2 \neq C_2) \text{ or } (I_3 \neq C_3) \text{ or } \dots \text{ or } (I_n \neq C_n)$

then

begin

$T_1 \leftarrow C_1;$

$T_2 \leftarrow C_2;$

$T_3 \leftarrow C_3;$

\vdots

$T_n \leftarrow C_n;$

$Q \leftarrow P$

end

else no need transition test

(證明) 테스트 I와 C에서 C의 入力變數값을 全部 T의 入力變數값으로 하고, I의 클럭 入力값을 T의 클럭 入

力値으로 한다. 즉, I에서 C로遷移할때 C와 클럭 입력값만 다른 테스트 입력 T를印加한 後 C가印加되므로, time skew의影響을 전혀 받지 않는다. 테스트 I와 C가 输入變數값이 모두 같은 경우는 I와 C가 클럭 필스만 다르므로 그 사이에 transition test가必要하지 않다. (클럭 필스까지 같으면 I=C인 경우인데, 그러한 테스트 시퀀스는存在하지 않는다) Q.E.D.

以上에서連結그래프 모델과定理2, 定理3을適用하여一般CMOS回路, Domino CMOS回路(time skew를考慮할 경우 또는考慮하지 않을 경우)에 대해 모든 트랜지스터의 s-op故障을檢出할 수 있는全体의 알고리즘은 다음과 같다.

(알고리즘 2)

단계 1 :連結그래프 G, G' 를 구한다.

(Domino CMOS인 경우 클럭킹 게이트 C_n, C_p 도 다른 트랜지스터와 같이連結그래프에包含시킨다.)

단계 2 : G, G' 에 대해 source로부터 sink로可能한 모든 path를 찾는다. 이때 G, G' 에서 path들의集合을 각각 ZG, ZG' 라 하면 전체 path의集合 Z 는 $Z = ZG + ZG'$ 가 된다. 그리고 path들중 A·A형의 0 라벨은除外한다.

단계 3 : ZG, ZG' 에 대한單一經路活性화 및 多重經路活性화를行하여 테스트集合을 구한 후, 구한 테스트集合 각각에 대해最終出力이 0 또는 1에 따라 T_0, T_1 集合별로,活性화된經路와 게이트應答 및 게이트에 대한 트랜지스터의 라벨을 리스트한다.

단계 4 : 테스트集合의 organizing.

現在狀態에서選擇된 테스트에 대해 트랜지스터 라벨이故障리스트에서 남아 있는 양을 RD_i , 바로前狀態 테스트의 内部게이트應答과現在 테스트의 内部게이트應答과의補數關係를考慮하여補數가 되는 갯수를 C_i , 内部게이트應答에서 unknown state(테스트시이퀀스에서 -로表示)의 갯수를 U_i 라 한다.

(節次 1) T_0 中 RD_i 가 가장 큰 것을選擇한다. 큰 것이 여러개이면 맨처음 것을選擇한다.

(節次 2) T_1 에서 $(RD_i + C_i - U_i)$ 가 가장 큰것을選擇하고 matching sequence比較檢出과정을遂行한다.

Matching sequence比較檢出과정: 바로前狀態 테스트의 内部게이트應答과現在 테스트의 内부게이트應答과를比較하여前狀態 테스트에 의해活性화된經路에서補數가 되는 게이트에 속한 트랜지스터 라벨만을 그때의現在故障리스트에서

除外한다.

(節次 3) 現在故障리스트가空集合이면節次 6으로가고 아니면節次 4로간다.

(節次 4) T_0 에서 $(RD_i + C_i - U_i)$ 가 가장 큰 것을選擇하고 matching sequence比較檢出과정을遂行한다.

(節次 5) 現在故障리스트가空集合이면節次 6으로가고 아니면節次 2로간다.

(節次 6) 一般CMOS回路또는Domino CMOS回路에서time skew를考慮하지않을경우는終了하고, Domino CMOS回路에서time skew를考慮할경우는 단계 5로간다.

단계 5 : Transition test의生成

(節次 1) 단계 4까지 구한 테스트 시이퀀스에서連續한 테스트 각각을 $I = (I_1, I_2, I_3 \dots I_n, P), C = (C_1, C_2, C_3, \dots, C_n, R)$ 이라 할때 알고리즘 1을適用하여, I와 C사이의 transition test T를구한다.

(節次 2) 단계 4까지 구한 테스트 시이퀀스 모두에 대해節次 1을遂行했으면節次 3으로가고 아니면節次 1로간다.

(節次 3) 終了

그림 3의 Domino CMOS回路에 대해서time skew를考慮하지않을경우 테스트 시이퀀스는 표1과 같다.

표 1. 그림 3의回路에 대한 테스트 시이퀀스

Table 1. Test sequence for the network in Fig. 3.

t_1	\bar{X}	\bar{Y}	\bar{Z}	\bar{C}
t_2	\bar{X}	Y	Z	C
t_3	\bar{X}	\bar{Y}	\bar{Z}	\bar{C}
t_4	X	\bar{Y}	\bar{Z}	C

같은回路에 대하여time skew를考慮하고서도s-op故障을檢出할 수 있는 테스트 시이퀀스는 표2와 같다.

표2에서 알 수 있듯이 $t_1 \rightarrow t_3$ 사이에定理3에依해

표 2. 그림 3의回路에 대해서time skew를考慮한 테스트 시이퀀스

Table 2. Test sequence considering time skew for the network in Fig. 3.

테스트	出力F	檢出可能한 S-OP 故障
t_1	$\bar{X} \bar{Y} \bar{Z} \bar{C}$	0
t_2	$\bar{X} Y Z \bar{C}$	0
t_3	$\bar{X} Y Z C$	1 3, 4, 1, 5'
t_4	$\bar{X} \bar{Y} \bar{Z} C$	1
t_5	$\bar{X} \bar{Y} \bar{Z} \bar{C}$	0 1', 5
t_6	$X \bar{Y} \bar{Z} \bar{C}$	0
t_7	$X \bar{Y} \bar{Z} C$	1 2, 1, 5'

t_1 가 들어 간다. $t_1 \rightarrow t_2$ 의遷移에서는 클럭 필스 C는變化가 없고, 變數 X, Y, Z중에서 必要한 變數만 变한다. 이때 入力變數들중에서 time skew가 일어나도 클럭 필스 C가 그대로 있으므로, time skew에 無關하게 出力에서 V_{ss} 로 어떤 path도 形成되지 않는다. 入力變數의 遷移가 安定狀態로 된後에 $t_2 \rightarrow t_3$ 의遷移에서는 클럭 필스 C만이 变하므로, 이때 time skew와 無關하게 t_3 에 依해서 活性化되는 FET의 s-op 故障의 檢出이 可能하다. 마찬가지로 $t_4 \sim t_5$ 에서도 入力變數와 클럭 필스가 서로 번갈아 变하면서 클럭 필스가 바뀌는 순간에 出力의 狀態를 調査하여, time skew의 影響을 받지 않고 모든 FET의 s-op故障의 檢出이 可能하다.

IV. 컴퓨터 遂行結果

그림 1의 CMOS 회로에 대해 위 알고리즘을 적용하여 구한 테스트 시퀀스는 표 3과 같다. Time skew 를考慮할 경우는 s-op 故障의 檢出이 不可能하고, 이 회로를 같은 出力函數를 갖는 Domino CMOS 회로로構成한 다음 알고리즘을遂行한 結果에 대해서 알아보자. 다음 그림 5는 그림 1과 같은 기능을 갖는 Domino CMOS 회로이고, 그림 6은 이 회로를 連接그래프로 나타낸 것이다.


표 3. 그림 1에 대한 테스트 사이퀀스

Table 3. Test sequence for the network in Fig. 1.

(답: 21, 22, ..., 30을 각각 1', 2', ..., 10')

이 回路에 대해 알고리즘을 VAX 11/780 상에서 實現한 프로그램에 適用하여 구한 테스트 시이퀀스는 다음 표 4와 같다. 모든 테스트 시이퀀스에서 숫자는 앞부분은 内部 게이트 應答, 뒷부분은 트랜지스터 라벨을 나타낸다. 이때 숫자가 나타난 low의 좌측에 있는 테스트에 의해 그 트랜지스터의 $s-n$ 故障이 檢出됨을 意

昧한다. 표 4 의 6을 예로 든다면, 그림 5의 회로에 대해 $\overline{W}\overline{X}\overline{Y}\overline{Z}C$ 즉, 입력 $WXYZC = (0, 1, 0, 0, 1)$ 이印加될 때 M과 F 값이 각각 0, 1임을 나타내며, 그때 트랜지스터 1, 8, 9, 12의 s-op 故障이 檢出됨을 나타낸다. 結局 표 4에서 보면 그림 5의 회로에서 14個의 트랜지스터에 대한 s-op 故障이 모두 檢出됨을 알 수 있다. 이것은 다른 모든 테스트 사이퀀스表에 대해서도 마찬가지이다.



$$FT = \overline{W}\overline{X}C + W\overline{X}C + WY\overline{C} + \overline{Y}\overline{Z}C + YZC$$

그림 5. 그림 1과 같은 機能을 갖는 Domino CMOS 회로

Fig. 5. Domino CMOS circuit having the same function as the network in Fig. 1.




그림 6. 그림 5의 회로에 대한 連結그래프 表現

Fig. 6. Connection graph representation for the network in Fig. 5.

그림 1의 FET 5'와 對應하게끔 그림 5의 FET 6의 s-op 故障을 생각해 볼 때, 표 4에서 알 수 있듯이 이것은 $t_{13} \rightarrow t_{14} \rightarrow t_{15}$ 의 과정으로 time skew 와 關係 없이 檢出된다. 만약 t_{14} 가 없이 $t_{13} \rightarrow t_{15}$ 로 테스트가 변한다고 假定할 때 time skew 를 因하여 C 가 가장 먼저

표 4. 그림 5의 회로에 대한 테스트 시퀀스
Table 4. Test sequence for the network in Fig. 5.

(단, 21과 32는 각각 1'와 12')

저 변하면 $(0, 0, 0, 0, 1)$ 의 입력상태가 이루어지고 FET 6의 s-op 故障이 mask되어 故障檢出이 不可能하다. 그러나 t_{11} 가 들어가므로써 變數 C는 C를 除外한 모든 變數가 移轉을 마치고 난후 变하게 되므로 結局 C는 게이트의 役割을 하게 된다. 즉, Domino CMOS回路의 形態的 特徵을 利用하여 클럭 C도 連結그래프에서 branch로 모델화 해주므로써, time skew와 无关하게 모든 트랜지스터의 s-op 故障을 檢出할 수 있다. 또 다른 例로서 그림 7과 같은 Domino CMOS回路에 있어서 s-op 故障의 檢出을 위한 테스트 시퀀스를 구하면 다음 표 5와 같다. 이 표 5에서 보면 t_{11} 과 t_{11} 사이, t_{11} 과 t_{11} 사이에는, 테스트의 다른 變數는 变하지 않고 클럭 팔스만 变하기 때문에 transition test가 必要




그림 7. Domino CMOS 회로(3)

Fig. 7. Domino CMOS circuit(3).

표 5. 그림 7의 회로에 대한 테스트 시퀀스
Table 5. Test sequence for the network in Fig. 7.

(단 21과 32는 각각 1'와 12')

없다.

全体의 알고리즘을實現한 프로그램은 PASCAL로 1200step이며 ①一般 CMOS回路 ②Domino CMOS回路(time skew를考慮할 경우 또는 하지 않을 경우) 어느 경우에도簡単한 入力회일만作成하여遂行시키면, 모든 트랜지스터의 s-op故障을檢出할 수 있는 테스트 시이퀀스를求할 수 있다.

V. 結論

從來의 一般 CMOS回路가 time skew에 의해 경우에 따라 s-op故障의 檢出이 不可能함을 보이고, time skew를 考慮한 s-op故障의 完全한 檢出을 위해 Domino CMOS回路가 使用되었으며, 이때의 테스트 시이퀀스는 連結그래프 모델과 定理 2, 定理 3의 方法을適用한 全体의 알고리즘에 의해 구할 수 있다. 이 알고리즘을 VAX11 / 780 상에서 PASCAL로 實現하여 임의의 CMOS回路 및 Domino CMOS 方式으로 나타낸 임의의 回路에 適用하여 본 結果, 從來의 方法에서 time skew로 因하여 檢出할 수 없었던 s-op 故障이 모두 檢出됨을 確認할 수 있었다. 즉, 표4와 표5에서 time skew를 考慮하지 않을 경우는 각각 10個, 考慮할 경우는 각각 19, 17개의 테스트로 모든 트랜지스터에 대한 s-op故障의 檢出이 可能하다.

Time skew와 無關하게 s-op 故障의 檢出이 可能 하 면서, space가 작고 速度가 빠르며 glitch 現象이 적은 Domino CMOS回路가 앞으로 많이 使用될 것으로 期待된다.

参考文献

- [1] S.M. Reddy, M.K. Reddy, J.G. Kuhl, *On Testable Design for CMOS Logic Circuits*. The 1983 International Test Conference, pp.435-445.
- [2] Chiang, Kuang-Wei and Vranesic, Zvonko G., *Test Generation for MOS Complex Gate Networks*. The 1982 International Symposium on Fault-Tolerant Computing, Santa Monica, California, June, 1982.
- [3] Chiang, Kung-Wei and Vranesic, Zvonko G., *On Fault Detection in CMOS Logic Networks*. IEEE 20th D.A. Conference, pp. 50-56, 1983.
- [4] El-Zig, Y.M. and Cloutier, R.J., *Functional Level Test Generation for Stuck-Open Faults in CMOS VLSI*. The 1981 Inter-national Test Conference, Philadelphia, IEEE 81 CH 1693-1, pp. 536-546, October, 1981.
- [5] Muroga, S., *VLSI System Design*. John Wiley and Sons, New York, 1982.
- [6] R.H. Krambeck, Charles, M. Lee, Hung-Fai Stephen Law, "High-speed compact circuits with CMOS," *IEEE Journal of Solid-State Circuits*, vol. SC-17, no.3, pp. 614-619, June, 1982.
- [7] 趙相福, 林寅七, "CMOS VLSI Stuck-Open Fault에 대한 Test Generation," 大韓電子工學會, 秋季綜合學術大會 論文集, vol. 6, no. 2, pp. 215-218, 1983.
- [8] 趙相福, 林寅七, "CMOS Complex Gate 의 테스트 생성 알고리즘", "大韓電子工學會誌 第21卷, 第5號, pp. 55-60, 9月, 1984年.