

수치해법에 의한 실리콘에서의 불순물 분포의 산출

(Numerical Evaluation of Impurity Profile in Silicon)

吳 亨 哲*, 慶 宗 旻**

(Hyeong Cheol Oh and Chong Min Kyung)

要 約

Predeposition, 질소분위기 drive-in과 산소분위기 drive-in 공정에 의한 실리콘내에서의 boron과 phosphorus의 일차원적 분포를 implicit 방법과 SOR(successive over-relaxation)방법을 이용하여 산출해 내는 컴퓨터 프로그램(DIFSIM)을 작성하였다. 확산공정의 모델로는 vacancy mechanism을 사용하였으며, 특히 phosphorus의 경우에는 Fair와 Tsai의 이론을 이용하였다. 불순물 농도에 따른 산화막의 성장속도는 vacancy mechanism에 의하였으며, 산화에 의한 확산공정에의 영향(OED; oxidation-enhanced diffusion)은 Watkins replacement mechanism으로 modelling 하였다.

DIFSIM을 이용한 결과는 실험결과와 상당히 잘 일치하였으며, SUPREM II의 결과와도 비교하여 보았다.

Abstract

A computer program (DIFSIM: DIFfusion SIMulator) was written to calculate the impurity profile, specifically boron and phosphorus, due to three different diffusion processes- predeposition, drive-in in inert ambient, and drive-in in oxidizing ambient.

The vacancy mechanism including Fair and Tsai's theory for phosphorus diffusion was widely incorporated for modeling various diffusion processes.

The concentration-dependent oxidation rate was also explained using the vacancy model, while the oxidation-enhanced diffusion was modelled using Watkins replacement mechanism.

The simulation results using DIFSIM showed a fairly good agreement with the experimental data by adjusting some of the empirical parameters in the program.

The results obtained using DIFSIM were compared with the results from SUPREM II.

I. 序 論

실리콘 집적회로의 기본소자인 MOSFET, bipolar 트랜지스터등의 전기적 특성은 주로 소자의 active

region에서의 불순물 분포에 의하여 결정되며, 원하는 불순물 분포를 얻기 위한 여러 가지 방법중에서 열적 확산(thermal diffusion)이 가장 경제적이고 널리 쓰이고 있는 방법이다. 1970년대에는 확산공정을 정립하기 위하여 실험적으로 산출된 불순물 분포의 data를 직관적으로 조정하는 시행착오적인 방법을 주로 사용하였다.

최근 IC 제조기술이 급속도로 발달함에 따라, 개개 소자의 크기가 작아지고 구조도 매우 복잡해지고 있으므로, 이와 같은 시행착오에 의존하는 공정 설계에 소

*正會員, 金星半導體(株)

(Gold Star Semiconductor, Ltd.)

**正會員, 韓國科學技術院 電氣 및 電子工學科

(Dept. of Electrical Science, KAIST)

接受日字: 1984年 4月 3日

오되는 엄청난 시간과 비용의 낭비를 줄이기 위하여 최근에는 process simulation program의 개발작업이 활발히 진행되고 있다.^{1,2,3)}

본 논문에서는 predeposition, N₂분위기에서의 drive-in 및 산화분위기에서의 drive-in의 세 가지 기본공정에 대한 1차원적 불순물 분포의 실험측정 data를 정확히 계산하는 simulation program인 DIFSIM의 process model, 해법 및 결과에 대하여 서술하려 한다.⁴⁾

DIFSIM에는 boron과 phosphorus에 대한 model이 들어 있으며, 실험 data를 얻기 위한 확산 source로는 planar diffusion source⁵⁾를 사용하였다.

확산 메카니즘을 설명하는 데는 vacancy-assisted 확산 model을 사용하였으며, 산화공정 경우에는 interstitial-assisted 확산 모델을 포함시켰다.⁴⁾

II. 확 산

1. 확산방정식과 확산계수

실리콘내의 불순물 농도 C는 시간과 공간에 대하여 다음과 같은 확산방정식을 만족시킨다.

$$\frac{\partial C}{\partial t} = \frac{\partial}{\partial x} \left(D(x) \frac{\partial C}{\partial x} \right) \quad (1)$$

식(1)에서 확산계수 D(x)는, 불순물 농도가 intrinsic carrier 농도 n_i(T)보다 낮은 경우(intrinsic case)에는 주어진 온도에서 상수(constant)가 되지만, 불순물 농도가 n_i(T)와 비교 될 만큼 증가하거나 n_i(T)보다 커지는 경우(extrinsic case)에는 불순물 농도에 관한 함수, 즉, 위치의 함수가 된다. Intrinsic condition 하에서 확산계수, Dⁱ는 식(2)의 형태로 구해진다.

$$D^i = D_0^i \exp\left(\frac{-\Delta H}{kT}\right) \quad (2)$$

여기서 ΔH는 vacancy 메카니즘에 의하면, vacancy 생성에너지와 불순물 원자가 이동하는 vacancy 위치로 이동하는데 필요되는 에너지의 합이 되는데, 실제의 경우 불순물 원자와 vacancy의 상호작용으로 추측되는 현상때문에, Prefactor(D₀ⁱ)와 activation 에너지(ΔH)가 이론치보다 작게 나온다. 이 D₀ⁱ, ΔH 값과 n_i(T)의 실험치는 여러 사람들에 의하여 각기 다른 값으로 보고되고 있는데, 본 연구에서는 이들 중에서 실험결과에 가장 접근하는 simulation 결과를 주는 값을 선택하였다.⁴⁾

Extrinsic condition의 경우, 확산계수는 multiple-charge-state vacancy model에 의하여 다음과 같이 표현된다.¹²⁾

$$D = D^* + D^+ \left(\frac{n_1}{n} \right) + D^- \left(\frac{n}{n_1} \right) + D^{2-} \left(\frac{n}{n_1} \right)^2 \quad (3)$$

여기서 D*, D⁺, D⁻, D²⁻는 각각 전하를 갖지 않는

vacancy, donor로 동작하는 vacancy, 1개의 음(-) 전하를 갖는 acceptor로 동작하는 vacancy 및 2개의 음전하를 갖는 acceptor로 동작하는 vacancy들에 의한 intrinsic condition 하에서의 확산계수를 의미하고, n은 전자농도이다.

1) 붕소

Silicon내에서 붕소의 확산은 주로 전하를 갖지 않는 vacancy와 donor로 동작하는 vacancy에 의하여 이루어진다고 믿어지고 있으므로⁶⁾, (3)에서 부터 다음과 같은 붕소의 확산계수가 얻어진다.

$$D = D^* + D^+ \left(\frac{n_1}{n} \right) \quad (4)$$

2) 인

Silicon내에서 인의 분포는 그림 1에서와 같이 3개의 영역으로 나누어 생각할 수 있다.




그림 1. 고농도 인의 분포

Fig. 1. A typical high concentration phosphorus profile.

Surface 영역에서의 확산계수는 전자농도의 제곱에 비례함이 실험적으로 알려져 있어⁷⁾, 이 영역에서는 식(3)에서의 D*와 D⁺가 우세하다고 가정할 수 있다.¹²⁾ 즉,

$$D = D^* + D^+ \left(\frac{n}{n_1} \right)^2 \quad (5)$$

이 surface 영역은 2개의 음(-) 전하를 띤 vacancy가 전자를 1개 내놓을 확률이 급격히 증가하는(Fermi level이 전도대의 0.11 eV 아래로 떨어지는) 상태에서 끝나게 되는 데, 이 상태에서 전자농도는

$$n_e = 4.65 \times 10^{21} \exp\left(\frac{-0.39eV}{kT}\right) \text{cm}^{-3} \quad (6)$$

이 된다.¹³⁾

Surface 영역이 끝나면서 확산계수는 (n₁/n)²에 비례하여 증가하여 tail 영역에 이른다. Tail 영역의 시작점은 표면에서의 전자농도 n_e에 의하여 결정되는 Tail

영역의 확산계수,

$$D_{tail} = D^* + D^- \frac{n_s^2}{n_a^2 n_i} \left(1 + \exp\left(\frac{0.3eV}{kT}\right) \right) \quad (7)$$

로 정의되며, 중간영역의 폭은 1000°C일때 500Å에서 875°C일때 1500Å 정도의 변화를 보인다.^[7]

Tail 영역에서 확산계수는 매우 서서히 감소하게 된다(900°C~1100°C에서 decay length ≃ 25[μm]^[8]).

인의 경우에는, 붕소의 경우와는 달리, 실리콘에서의 인이 모두 전기적으로 활성화되지는 못한다. 이 현상은 인의 농도가 높을수록 심하게 나타날때 total 농도, C^T와 전기적으로 기여하는 인의 농도(전자의 농도, n) 사이에는 다음과 같은 관계식이 실험적으로 얻어져 있다.^[9]

$$C^T = n + 5.33 \times 10^{-43} n^3 \exp\left(\frac{-0.4eV}{kT}\right) \text{cm}^{-3} \quad (8)$$

표면에서의 인의 total 농도가 4 × 10²⁰cm⁻³보다 높아지게 되면, 인의 확산계수가 감소하게 된다. 이는 실리콘의 금지대역 폭이 감소한 결과인데, 확산공정온도에서의 금지대역폭의 감소는 주로 strain effect에 의한 것으로서^[8], 그 크기 ΔE_g는 다음과 같이 얻어진다.^[9]

$$\Delta E_g = -1.845 \times 10^{-22} (C^T - C_a(T)) [eV] \quad (9)$$

여기서 C_a(T) = 2.46 × 10²⁶ / (T[°C])²이다.




그림 2. Stress effect를 고려한 모델(a)과 고려치 않은 모델(b)의 비교

Fig. 2. The results of simulation with stress effect (a) and without stress effect (b).

이러한 금지대역폭의 감소는 intrinsic carrier 농도 n_i(T)를 증가시킴으로써^[8], 확산에카니즘에 영향을 주게 된다.

그림 2에는 strain effect를 포함시킨 경우와 포함시키지 않은 경우의 simulation 결과를 실험data(○, ×표기)와 비교해 보았다. 그림 2에서 보인 바와 같이, strain effect는 인의 확산공정에 매우 심한 영향을 주므로, 정확한 simulation을 하려면, strain effect의 정확한 모델이 필요하다.

III. 산화공정

Deal과 Grove의 formulation^[10]에 의하면, 실리콘 위의 산화막 두께 x_o는 시간 t의 다음과 같은 관계식으로 표현된다.

$$x_o^2 + Ax_o = Bt \quad (10)$$

여기서 B는 Parabolic rate 常數이고, B/A는 linear rate 常數이다.

산화공정의 경우에도 substrate의 불순물 농도가 높아지면(extrinsic condition), 산화속도가 증가된다. 이 산화속도의 증가는 식(10)에서 상수 A, B의 변화로 나타낼 수 있는데, 실리콘과 산소의 반응속도를 나타내주는 linear rate 상수 B/A를 총 vacancy농도 C_v^T와 다음과 같이 관계시킬 수 있다.^[11]

$$B/A = (B/A)^i (1 + \gamma(C_v^T - 1)) \quad (11)$$

여기서 γ는 vacancy가 Si/SiO₂경계면에서 산화반응에 얼마나 중요한 역할을 하는가를 표시하는 Parameter로서 실험결과에 simulation결과가 잘맞도록 구하였다.^[4]

한편, 산화막내에서 oxidant의 확산을 표시해 주는 parabolic rate 常數 B도, 인이 첨가된 실리콘의 경우, 약간 증가하게 된다.^[11]

$$B = B^i (1 + \delta(C^T)^q) \quad (12)$$

여기서 C^T는 식(8)에서의 인의 total 농도이고, δ, q는 실험식이다.

한편, 산화공정에서 실리콘에서의 불순물은 질소 분위기에서의 drive-in 경우보다 활발하게 확산된다(OED 현상).

이 현상은 Si/SiO₂ 경계면에서 실리콘의 self-interstitial이 생성되어 실리콘 내부로 들어가면서, 불순물의 확산을 도와 주는 것으로 설명할 수 있는데(Watkins replacement mechanism^[11]), 이에 의하면 산화 공정의 확산계수의 증가는 다음과 같이 표현된다.^[13,14]

$$\Delta D_{ox} = f_{11} D_{is}^i \left(\frac{C_v^i}{C_v} \right) \frac{K_4(T)}{\rho} \left(\frac{dx_o}{dt} \right) \quad (13)$$

여기서 f₁₁는 열평형상태에서 불순물의 interstitial flux를 substitutional flux로 나눈비이고, D_{is}ⁱ는 intrinsic

sic 조건에서 substitutional 불순물의 확산계수이며, C_v 는 vacancy 농도, ρ 는 silicon 표면에서의 kink 농도이고, $K_4(T)$ 는 실험적으로 결정되는 factor 이다.

한편, 산화공정중에는 Si/SiO₂ 경계면이 존재하고, 또 이 경계면이 이동하기 때문에 다음과 같은 flux가 경계면에서 존재한다.

1) Segregation Flux

Si/SiO₂ 경계면에서 불순물 종류에 따라 chemical potential이 연속이어야 하므로, 불순물 농도는 경계면에서 급작스럽게 변한다. 즉, 그림 3에서 보인 것과 같이 평형상태에서 양쪽물질 경계면에서의 농도, C_1 과 C_2 는, segregation 常數를 m 이라 할때,

$$m = C_2 / C_1 \tag{14}$$

과 같은 관계를 갖는다.




그림 3. Si/SiO₂ 경계에서의 interfacial flux
Fig. 3. Interfacial fluxes at the Si/SiO₂ interface.

이 결과, 산화되는 실리콘의 SiO₂/Si 경계면에서는 $F_s = h(C_1 - C_2/m)$

의 flux가 존재한다. 여기서 h 는 surface mass-transfer coefficient로서, 그 크기가 아직 잘 연구되어 있지 않다. 그림 4에는 h 의 크기를 변화시켜 가면서 simulation 해본 것으로, 본 연구에서는 실험결과와 잘맞는 값을 취하여 $h = 10^8 [\mu\text{m}/\text{min}]$ 으로 하였다.

2) Motion-induced Flux

실리콘이 산화될 때, 생성된 산화막의 두께가 생성에 쓰인 실리콘의 두께와 같지 않기 때문에, 다음과 같은 flux가 존재한다.

$$F_b = \left(\frac{dx_0}{dt} \right) (aC_2 - C_1) \tag{16}$$

여기서 a = 산화에 소모된 실리콘 두께/생성된 산화막 두께 ≈ 0.44 이다.

윗 F_s 와 F_b term이 경계면에서 동시에 존재하는데, 실제로 h 가 (dx_0/dt) 보다 대단히 크므로, 경계면에




그림 4. h 값 변화에 따른 불순물 분포의 변화
Fig. 4. Change of impurity profile according to various values of h .

서는 F_s term이 지배적이다.

IV. Numerical Implementation

1. Space Discretization

확산방정식을 수치해석적으로 풀기 위해서 공간을 그림 5와 같이 discrete cell들로 나누었다.

각 grid 점은 각 cell의 중앙에 있으며, 각 cell의 불순물 원자수는 abrupt하게 분포한다고 생각한다. 예를 들어 $i=5$ cell의 불순물의 값은 $Q_5 = C_5 \cdot \Delta X_5$ 로 생각한다. 경계면이 포함된 cell에서는 경계면 위에 grid 점을




그림 5. DIFSIM 프로그램에서의 공간 분할
Fig. 5. Space discretization in the program DIFSIM.

두어, 경계면은 두개의 반쪽 cell로 둘러 싸인 것으로 생각한다.

i=5 cell의 불순물 量의 시간적 변화는

$$\frac{dQ_s}{dt} = F_d(X_{4,s}) - F_d(X_{5,s}) \quad (17)$$

로 생각한다. 여기서 F_d 는 확산에 의한 불순물의 flux이다.

산화공정의 경우에는 S_1O_2/S_1 경계면이 실리콘 내부로 이동하기 때문에 식 (15), (16)의 flux가 추가된다.




그림 6. (t_0, t_1) 시간구간에서의 interface cell과 moving boundary flux (F_b)
Fig. 6. Interfacial cells and moving boundary flux (F_b) at two increments of time.

그림 6에는 시간구간 (t_0, t_1) 사이의 경계면의 이동을 간단히 보인 것이다. 시간구간은 편의상, 실리콘 cell 1개가 산화되는 시간보다 짧게 하였다. 또한 생성되는 산화막의 cell은 한 개의 실리콘 cell이 산화되면 생성되는 산화막 두께 $(\Delta x_s/0.44)$ 로 하였다. 또한, 시간구간이 충분히 짧기 때문에, 경계면에서의 flux를 편의상 다음과 같은 두개의 process의 superposition으로 생각할 수 있었다. 즉, 첫 process는 S_1/S_1O_2 경계면이 t_0 에서 순간적으로 t_1 에서의 위치로 이동하는 것이고, 둘째 process는 S_1/S_1O_2 interface 이동후의 각 cell에서의 불순물의 재분포로 생각하였다.

이때, segregation flux, F_s 와 diffusion flux, F_d 는 (t_0, t_1) 의 구간동안 t_1 때의 S_1/S_1O_2 interface의 위치에서 존재하고, motion-induced flux인 F_b 는 (t, t_1) 의 구간동안 존재하는 것으로 생각하였다.

2. Discretization Equations

그림 7과 같은 node Q에 대하여, discretization equation을 세워본다. P, R은 Q에 이웃하는 node 이




그림 7. 1차원 discretization 방정식을 세우기 위한 grid 點

Fig. 7. Grid point cluster for deriving 1-dimensional discretization equation.

고, p, r은 cell 경계이다.

식 (1)의 양변을 cell volume과 시간구간 $(t, t + \Delta t)$ 에서 적분하면,

$$\int_p^r \int_t^{t+\Delta t} \frac{\partial c}{\partial t} dt' dx = \int_t^{t+\Delta t} \int_p^r \frac{\partial}{\partial x} \left(D \frac{\partial c}{\partial x} \right) dx dt' \quad (19)$$

이고, cell內的 불순물 분포를 stepwise 하게 생각하면,

$$\int_p^r \int_t^{t+\Delta t} \frac{\partial c}{\partial t} dt' dx = \Delta x (C_{Q,j+1} - C_{Q,j}) \quad (20)$$

이므로, 식(19)는 다음과 같이 쓸 수 있다.

$$\Delta x (C_{Q,j+1} - C_{Q,j}) = \int_t^{t+\Delta t} \left(\frac{D_r (C_R - C_Q)}{(\delta x)_r} - \frac{D_p (C_Q - C_p)}{(\delta x)_p} \right) dt' \quad (21)$$

여기서 $C_{Q,j}$ 는 시각 t에서 grid Q點의 농도를 표시한다.

(21)의 右변을 해결하기 위해서는 농도가 $(t, t + \Delta t)$ 구간동안 어떻게 변하는지를 가정하여야 한다. 이 가정은 일반적으로 다음과 같이 간단하게 표현된다.

$$\int_t^{t+\Delta t} C_Q dt' = (f C_{Q,j+1} + (1-f) C_{Q,j}) \Delta t \quad (22)$$

본 연구에서는 fully implicit scheme을 사용하여, $f = 1$ 로 놓으므로, 식(22)는

$$\frac{\Delta x}{\Delta t} (C_{Q,j+1} - C_{Q,j}) = \frac{D_r (C_{R,j+1} - C_{Q,j+1})}{(\delta x)_r} - \frac{D_p (C_{Q,j+1} - C_{p,j+1})}{(\delta x)_p} \quad (23)$$

로 된다.

식 (23)을 정리하면, 다음 식을 얻는다.

$$\left(\frac{\Delta x}{\Delta t} + \frac{D_r}{(\delta x)_r} + \frac{D_p}{(\delta x)_p} \right) C_{Q,j+1} = \frac{\Delta x}{\Delta t} C_{Q,j} + \frac{D_r}{(\delta x)_r} C_{R,j+1} + \frac{D_p}{(\delta x)_p} C_{p,j+1} \quad (24)$$

식 (24)의 모든 계수는 항상 양(+)의 값을 갖는다. 이 때문에 시간구간을 아무리 크게 잡아도 solution이 oscillation하지 않는다. 이러한 solution의 현실성과 수식화의 간편함이 fully implicit scheme을 선택한 이

유이다.

N개의 grid에 (24)식과 같은 식을 세우면, N개의 방정식이 얻어진다 (산화막이 있는 경우, N+1개의 방정식이 얻어진다).

3. Discretization Equation의 해법

세워진 방정식들은 Tridiagonal-Matrix algorithm (TDMA) 등의 direct method로도 풀 수 있으나, 이들 direct method는 matrix의 size가 커지면 computer storage나 시간적 낭비가 커지게 된다. 본 연구에서는 후에 2차원 simulator로 확장했을 때 matrix size가 매우 커질 것을 생각하여 iterative method인 successive over-relaxation(SOR) scheme을 사용하였다.

식 (24)를 다음과 같이 다시 썼을 때,

$$C_{q,j+1} = F(C_{q,j}, C_{r,j+1}, C_{p,j+1}) \quad (25)$$

k-th iteration term은

$$C_{q,j+1} = C_{q,j+1} + \omega(F(C_{q,j}, C_{r,j+1}, C_{p,j+1}) - C_{q,j+1}) \quad (26)$$

여기서 relaxation factor, ω 는 실험적으로 구하였다.

표 1. 인의 predeposition(950°C 30分)
(time step의 數=200)

Table 1. Phosphorus predeposition at 950°C 30min
(number of time step=200).


ω	Average number of iterations
1.0	12.99
1.1	10.11
1.125	9.81
1.15	9.00
1.75	8.97
1.2	9.07
1.25	9.95
1.3	10.81
1.4	13.15

표 1에는 인의 predeposition(950°C 30分)공정에 대하여 평균 iteration 횟수가 relaxation factor ω 값에 따라 변하는 것을 보였다.


그러나, SOR scheme은 수렴이 느리다는 point-by-point method의 단점을 갖는다. 그러므로, 2차원으로 확장할 때에는 alternating-direction implicit(ADI)와 같은 line-by-line method를 써야 할 것이다.

4. Program DIFSIM

II와 III에서 언급된 model들을 computer program DIFSIM(difusion simulator)으로 implementation하였다.



(a)



(b)

그림 8. (a) DIFSIM의 유통도

(b) Internal iteration loop의 유통도

Fig. 8. (a) DIFSIM flow-chart.

(b) Flow chart of the internal iteration loop.

그림 8에 보인 DIFSIM의 flow chart에서 볼 수 있듯이, 확산계수가 농도의 함수이기 때문에, 방정식은 update된 계수를 가지고 반복하여 풀어야 한다. 이 과정에는 block SOR scheme을 사용하였으며, 내부 iteration의 횟수는 한번으로 충분하였다(오차 1%이내).

V. 실험과 결과

불순물 농도의 분포를 실험적으로 측정하기 위하여, 실리콘 표면을 일정두께만큼 양극산화시키고 산화막을 식각한 후, 4-point probe로 sheet resistance를 측정하는 differential conductivity measurement method^[12]를 사용하였고, 이로부터 conductivity-concentration curve^[13,14]를 이용하여 농도 분포를 구해내었다.

1. 실험준비

보다 정확한 process simulator를 제작하기 위해서는 정확한 실험 data에 parameter 값을 맞추어야 한다.

1) Furnace 온도 측정

정확한 온도에서 sample을 제작하기 위하여, furnace dial 온도에 대한 실제온도를 thermocouple를 이용하여 측정하였다.

2) Diffusion Source의 준비

불순물이 predeposition되는량은 diffusion source의 상태에 심하게 의존된다. Source의 상태는 test wafer에 predeposition하여 표면에서 나타나는 sheet resistance값으로 평가하였으며, 이 값이 planar diffusion source manual[5]에서 주어진 값에 비교될 수 있는 값이 되도록 source의 loading과 storage방법을 control하여[15], 표 2에 보인 것과 같은 조건을 얻었다.

표 2. Boron과 phosphorus의 여러가지 predeposition 조건에 대한 sheet resistance 값

Table 2. Measured sheet resistance vs. various predeposition conditions for boron and phosphorus.

Impurity	Source	Condition	Sheet Resistance(Ω/\square)
P	PH 1000	950°C 30min	16.5 ± 1.5
P	PH 1000	1000°C 15min	11.3 ± 0.3
P	PH 1000	1000°C 30min	6.6 ± 0.1
B	BN 975	950°C 40min	58.2 ± 3.0
B	BN 1100	1000°C 30min	24.4 ± 0.9
B	BN 1100	1050°C 15min	16.2 ± 0.8
B	BN 1100	1050°C 30min	12.3 ± 0.3

2. 실험

표 3에 보인 21가지 조건에 대해 sample을 제작하

였다. Sample의 pattern은 그림 9와 같이 제작하였으며, 제작된 sample은 그림 10과 같은 실험장치로 양극산화하여 $460 \pm 40 \text{ \AA}$ 두께의 산화막을 기르고,^[14,12] 이를 식각한 후, 4-point probe로 sheet resistance를 측정하고 이로부터 식각된 실리콘층의 불순물 농도를 산출해 내는 과정을 반복하였다.

표 3. Sample wafer의 process 조건
Table 3. Sample preparation conditions.

Source	Predeposition	Inert Drive-in	Oxidation
PH 1000	950°C 30min	1100°C 30min	1100°C 20min
PH 1000	1000°C 15min	1000°C 15min	1050°C 20min
PH 1000	1000°C 30min	1050°C 20min	1050°C 20min
BN 975	950°C 40min	1100°C 20min	1100°C 20min
BN 1100	1000°C 30min	1050°C 20min	1050°C 20min
BN 1100	1050°C 15min	1050°C 20min	1050°C 20min
BN 1100	1050°C 30min	1050°C 20min	1050°C 20min




그림 9. Photolithography step 후의 4-point probe 측정을 위한 pattern

Fig. 9. Photolithographic test pattern for 4-point probe measurement.




그림 10. 실리콘 양극산화를 위한 실험장치

Fig. 10. Experimental setup for silicon anodization.

그림 11-17에는 실험적으로 얻어진 불순물 농도의 분포를 DIFSIM의 simulation 결과와 비교하여 보았다. 동시에 요즘 많이 쓰이고 있는 process simulator 인




그림11. Phosphorus 분포의 simulation 및 실험결과 (950°C, 30分 predeposition)

Fig. 11. Simulation and experimental results for phosphorus diffusion (950°C, 30min predeposition).




그림13. Phosphorus 분포의 simulation 및 실험결과 (950°C, 30分 predeposition-1100°C 20分 oxidation (wet))

Fig. 13. Simulation and experimental results for phosphorus diffusion (950°C 30分 predeposition-1100°C 20min oxidation (wet)).




그림12. Phosphorus 분포의 simulation 및 실험결과 (950°C, 30分 predeposition-1000°C 20分 drive in (inert))

Fig. 12. Simulation and experimental results for phosphorus diffusion (950°C 30min predeposition-1100°C 20min drive-in (inert)).




그림14. Boron 분포의 simulation 및 실험결과 (1000°C 30分 predeposition)

Fig. 14. Simulation and experimental results for boron diffusion (1000°C 30min predeposition).




그림15. Boron분포의 simulation 및 실험결과(1000°C 30분 predeposition-1050°C 20분 drive-in (inert))

Fig. 15. Simulation and experimental results for boron diffusion. (1000°C 30min predeposition -1050°C 20분 drive-in(inert)).




그림17. Boron분포의 simulation 및 실험결과(1050°C 15분 predeposition-1050°C 20분 oxidation (wet))

Fig. 17. Simulation and experimental results for boron diffusion (1050°C 15min predeposition-1050°C 20min oxidation (wet)).




그림16. Boron분포의 simulation 및 실험결과(1000°C 30분 predeposition-1050°C 20분 oxidation (wet))

Fig. 16. Simulation and experimental results for boron diffusion(1000°C 30min predeposition-1050°C 20분 oxidation(wet)).

SUPREM II version 0-05와 비교하여 보았다. Drive-in의 경우, SUPREM II에서는 default model(N₂TO, WETO)를 사용하였는데, 인의 경우에는 두 가지 drive-in 모두 DIFSIM의 model이 SUPREM II의 default model보다 잘 맞는 것을 볼 수 있다.

붕소의 경우에는 predeposition(그림14)과 질소 분위기에서의 drive-in(그림15)에 대해서는 SUPREM II와 DIFSIM이 모두 실험결과와 잘 맞지만, 산화 분위기에서의 drive-in에 대해서는 많이 다르다. 그림 16에서는 junction부근에서 실험 data의 deviation이 커서 불명확하지만, 그림17에서는 DIFSIM의 결과가 실험 data와 잘 맞는 것을 볼 수 있다. SUPREM II가 표면근처에서 틀리는 것은 그림 4에서와 같이 h(mass-transfer coefficient)값이 잘못된 것으로, junction 근처에서 틀리는 것은 OED model이 잘못된 탓으로 추측 된다.^[4]

VI. 結 論

본 연구에서는 실리콘 IC 제조에 많이 쓰이는 불순물(붕소와 인)의 predeposition, N₂ 분위기에서의 drive-in 및 산화분위기에서 drive-in 공정을 simulation하는

program을 제작하고, 실제로 실험하여 얻은 결과와 비교하여 보았다.

불순물 확산 source로는 planar diffusion source를 사용하였으며, 확산 mechanism은 vacancy-assisted model로 설명하되, 산화공정의 경우에는 interstitial-assisted model도 포함하였다.

적당한 model을 선택하고, 실험적으로 조정가능한 parameter를 실험 data에 맞추어 조정함으로써, 본 실험실의 process를 널리 쓰이고 있는 simulator SUPREM II (version 0-05)보다, 만족스럽게 묘사하는 simulation program (DIFSIM)을 제작하였다.

參 考 文 獻

- [1] D.A. Antoniadis, S.E. Hansen, R.W. Dutton and A.G. Gonzales, *SUPREM - a Program for IC Process Modeling and Simulation*. SEL 77-006, Stanford Electronics Labs, Stanford University, May, 1977.
- [2] D.A. Antoniadis, S.E. Hansen and R.W. Dutton, *SUPREM II - a Program for IC Process Modeling and Simulation*. SEL 78-020, Stanford Electronics Labs, Stanford University, June, 1978.
- [3] C.P. Ho and S.E. Hansen, *SUPREM III - a Program for Intergrated Circuit Process Modeling and Simulation*. SEL 83-001, Stanford Electronics Lab, Stanford University, July, 1983.
- [4] 오형철, "Characterization of one-dimensional impurity profile in silicon using iterative parabolic solver," 공학석사학위논문 한국과학기술원, 2월, 1984년.
- [5] *Planar Diffusion Sources Technical Information*, The Cabot Company, Niagara falls, New York, 1975.
- [6] R.B. Fair, "Boron diffusion in silicon-concentration and orientation dependence, background effects, and profile estimation," *J. Electrochem. Soc.*, vol. 122, pp. 800, June, 1975.
- [7] R.B. Fair and T.C.C. Tsai, "A quantitative model for the diffusion of phosphorus in silicon and the emitter dip effect," *J. Electrochem. Soc.*, vol. 124, pp. 1107, July, 1977.
- [8] R.B. Fair, "The effect of strain-induced band-gap narrowing on high concentration phosphorus diffusion in silicon," *J. Appl. Phys.* vol. 50(2), pp. 860, Feb., 1979.
- [9] R.B. Fair, Chap. 7 in *Impurity Doping Process in Silicon*, (F.F.Y. Wang, ed.), pp. 434-436, North-Holland Publ., Amsterdam, 1981.
- [10] B.E. Deal, A.S. Grove, *General Relationship for the Thermal Oxidation of Silicon*. J. Appl. Phys. 16(R), pp. 3770, 1965.
- [11] R.B. Fair, "Oxidation, impurity diffusion, and defect growth in silicon - an overview," *J. Electrochem. Soc.*, vol. 128, pp. 1360, June, 1981.
- [12] 박형무, "Measurement of diffusion profile of boron and arsenic in silicon by the silicon anodization method," 공학석사학위 논문 한국과학기술원 서울, 2월, 1980년.
- [13] W.R. Thurber, R.L. Mattis and Y.M. Liu, "Resistivity - dopant density relationship for phosphorus - doped silicon," *J. Electrochem. Soc.*, vol. 127, pp. 1807, 1980.
- [14] W.R. Thurber, R.L. Mattis, and Y.M. Liu, "Resistivity - dopant density relationship for boron - doped silicon," *J. Electrochem. Soc.*, vol. 127, pp. 2291, 1980.
- [15] H.C. Oh, *Preparation of Phosphorus Planar Diffusion Source (PH 1000) for the Predeposition of Phosphorus into Silicon*. KAIST Semiconductor Lab. Technical memo no. 2, 1983.