• 제목/요약/키워드: bias temperature instability

검색결과 40건 처리시간 0.03초

Reliability Characteristics of La-doped High-k/Metal Gate nMOSFETs

  • Kang, C.Y.;Choi, R.;Lee, B.H.;Jammy, R.
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제9권3호
    • /
    • pp.166-173
    • /
    • 2009
  • The reliability of hafnium oxide gate dielectrics incorporating lanthanum (La) is investigated. nMOSFETs with metal/La-doped high-k dielectric stack show lower $V_{th}$ and $I_{gate}$, which is attributed to the dipole formation at the high-k/$SiO_2$ interface. The reliability results well correlate with the dipole model. Due to lower trapping efficiency, the La-doping of the high-k gate stacks can provide better PBTI immunity, as well as lower charge trapping compared to the control HfSiO stacks. While the devices with La show better immunity to positive bias temperature instability (PBTI) under normal operating conditions, the threshold voltage shift (${\Delta}V_{th}$) at high field PBTI is significant. The results of a transconductance shift (${\Delta}G_m$) that traps are easily generated during high field stress because the La weakens atomic bonding in the interface layer.

나노미터 디지털회로의 노화효과를 보상하기위한 새로운 적응형 회로 설계 (Design of a new adaptive circuit to compensate for aging effects of nanometer digital circuits)

  • 김경기
    • 한국산업정보학회논문지
    • /
    • 제18권6호
    • /
    • pp.25-30
    • /
    • 2013
  • 나노크기 MOSFET 공정에서 회로의 신뢰도에 영향을 미치는 음 바이어스 온도 불안정성(NBTI), 핫 캐리어 주입(HCI), 시간 의존 유전체 파손(TDDB) 등과 같은 노화 현상들에 의해서 회로 성능의 심각한 저하를 가져올 수 있다. 그러므로, 본 논문에서는 디지털회로에서 발생할 수 있는 노화를 극복할 수 있는 적응형 보상 회로를 제안하고자 한다. 제안된 보상회로는 노화에 의해 감소하는 회로 성능을 적응적으로 보상해 주기 위해서 노화 정도에 따라 파워스위치 폭을 조절할 수 있고, 순방향 바디 바이어싱 전압을 걸어줄 수 있는 파워 게이팅 구조를 사용하여서 45nm의 공정기술에서 설계되었다.

수소 및 중수소가 포함된 실리콘 산화막의 전기적 스트레스에 의한 열화특성 (Degradation of Ultra-thin SiO2 film Incorporated with Hydrogen or Deuterium Bonds during Electrical Stress)

  • 이재성;백종무;정영철;도승우;이용현
    • 한국전기전자재료학회논문지
    • /
    • 제18권11호
    • /
    • pp.996-1000
    • /
    • 2005
  • Experimental results are presented for the degradation of 3 nm-thick gate oxide $(SiO_2)$ under both Negative-bias Temperature Instability (NBTI) and Hot-carrier-induced (HCI) stresses using P and NMOSFETS, The devices are annealed with hydrogen or deuterium gas at high-pressure $(1\~5\;atm.)$ to introduce higher concentration in the gate oxide. Both interface trap and oxide bulk trap are found to dominate the reliability of gate oxide during electrical stress. The degradation mechanism depends on the condition of electrical stress that could change the location of damage area in the gate oxide. It was found the trap generation in the gate oxide film is mainly related to the breakage of Si-H bonds in the interface or the bulk area. We suggest that deuterium bonds in $SiO_2$ film are effective in suppressing the generation of traps related to the energetic hot carriers.

Nano-scale PMOSFET에서 Plasma Nitrided Oixde에 대한 소자 특성의 의존성 (Dependency of the Device Characteristics on Plasma Nitrided Oxide for Nano-scale PMOSFET)

  • 한인식;지희환;구태규;유욱상;최원호;박성형;이희승;강영석;김대병;이희덕
    • 한국전기전자재료학회논문지
    • /
    • 제20권7호
    • /
    • pp.569-574
    • /
    • 2007
  • In this paper, the reliability (NBTI degradation: ${\Delta}V_{th}$) and device characteristic of nano-scale PMOSFET with plasma nitrided oxide (PNO) is characterized in depth by comparing those with thermally nitrided oxide (TNO). PNO case shows the reduction of gate leakage current and interface state density compared to TNO with no change of the $I_{D.sat}\;vs.\;I_{OFF}$ characteristics. Gate oxide capacitance (Cox) of PNO is larger than TNO and it increases as the N concentration increases in PNO. PNO also shows the improvement of NBTI characteristics because the nitrogen peak layer is located near the $Poly/SiO_2$ interface. However, if the nitrogen concentration in PNO oxide increases, threshold voltage degradation $({\Delta}V_{th})$ becomes more degraded by NBT stress due to the enhanced generation of the fixed oxide charges.

고속용 p-MOSFET에서 NBTI 스트레스에 의한 GIDL 전류의 특성 분석 (The Characteristics Analysis of GIDL current due to the NBTI stress in High Speed p-MOSFET)

  • 이용재;송재열;이종형;한대현
    • 한국정보통신학회논문지
    • /
    • 제13권2호
    • /
    • pp.348-354
    • /
    • 2009
  • 본 논문은 p-MOS 트랜지스터에서 음 바이어스 온도 불안정(NBTI) 전류 스트레스 인가에 의해서 드레인 전류, 문턱 전압, 문턱 전압아래 기울기, 게이트유기 드레인 누설(GIDL) 전류가 변화하는 열화특성을 측정하고 분석하였다. 스트레스 시간, 온도와 전계 의존에 연관된 열화 크기는 실리콘/산화막 계면에서 계면 트랩 생성에 좌우된다는 것으로 나타났다. 문턱 전압의 변화와 문턱 전압아래 기울기 사이에 상관관계로부터, 소자 열화에 대한 중요한 메카니즘이 계면 상태의 생성과 관련이 있다는 것을 분석하였다. GIDL 측정 결과로부터, NBTI 스트레스에 기인한 계면상태에서 전자 정공쌍의 생성이 GIDL 전류의 증가를 가져온다. 그러므로 초박막 게이트 산화막 소자에서 NBTI 스트레스 후에 GIDL 전류 증가를 고려하여 야만 한다. 또한, 신뢰성 특성과 dc 소자 성능을 동시에 고려함이 초고집적 CMOSFET의 스트레스 공학기술에서 상당히 필수불가결하다.

기상-해양 접합모델을 이용한 단기간 대기-해양 상호작용이 한반도 강수에 미치는 영향 연구 (A Study of the Influence of Short-Term Air-Sea Interaction on Precipitation over the Korean Peninsula Using Atmosphere-Ocean Coupled Model)

  • 한용재;이호재;김진우;구자용;이윤균
    • 한국지구과학회지
    • /
    • 제40권6호
    • /
    • pp.584-598
    • /
    • 2019
  • 본 연구에서는 지역 기상-해양 접합모델을 이용하여 2018년 8월 28일부터 30일까지 한반도 서울-경기지역에 내린 강수에 대해 대기-해양 상호작용의 효과를 분석하였다. 지역 기상-해양 접합모델에서 기상모델은 WRF (Weather Research Forecasts)가 사용되었으며, 해양모델은 ROMS (Regional Oceanic Modeling System)가 사용되었다. 단일 기상 모델은 WRF모델만 이용되었으며, ECMWF Re-Analysis Interim 의 해수면온도자료가 바닥경계자료로 사용되었다. 관측자료와 비교하여, 대기-해양 상호작용의 효과가 고려된 접합모델은 서울-경기지역의 강수 및 황해 해수면온도에 대해 공간상관계수가 각각 0.6과 0.84로 이는 지역 기상모델보다 높게 나타났다. 또한, 평균편향오차(MBE, Mean Bias Error)은 각각 -2.32와 -0.62로 지역 기상모델 보다 낮은 오차율을 보였다. 상당온위와 해수면온도 및 역학적 수렴장으로 분석한 대기-해양 상호작용의 효과는 황해 해수면온도의 변화를 유도하였고, 그 변화는 하층대기에서 열적 불안정과 운동학적 수렴대의 차이를 발생시켰다. 열적 불안정과 수렴대는 결과적으로 서울-경기 지역에서 상승운동을 유도하였고, 결과적으로 기상-해양 접합모델에서 모의된 강수가 관측과 더 유사한 공간분포를 나타냈다. 그러나 복잡한 관계에 있는 대기-해양 상호작용의 효과를 더 명확히 파악하기 위해서는 다양한 사례연구와 장기적인 분석이 필요하지만, 본 연구는 기상-해양 상호작용이 강수 예보에 중요성에 대한 또 다른 증거를 제시한다.

NBTI 노화 효과를 고려한 헤더 기반의 파워게이팅 구조 (Header-Based Power Gating Structure Considering NBTI Aging Effect)

  • 김경기
    • 대한전자공학회논문지SD
    • /
    • 제49권2호
    • /
    • pp.23-30
    • /
    • 2012
  • 본 논문에서는 음 바이어스 온도 불안정성 (NBTI) 효과에 의해서 야기되는 파워 게이팅 구조의 성능 저하와 증가하는 기상시간을 보상하기위한 새로운 적응형 헤더기반의 파워 게이팅 구조를 제안한다. 제안된 구조는 두 개의 패스 (two-pass)를 가지는 파워 게이팅 구조에 기반을 둔 폭 변화 헤더(header)와 적응형 제어를 위한 새로운 NBTI 센싱 회로로 구성된다. 본 논문의 시뮬레이션 결과는 적응형 제어를 하지 않는 파워 게이팅의 시뮬레이션 결과와 비교되며, 그 결과는 파워 게이팅 구조에서 누설 전력과 돌입 전류(rush current)을 작게 유지하면서 회로 지연과 기상시간에 대한 NBTI 의존성이 단지 3% 와 4% 내로 줄어든다는 것을 보여준다. 본 논문에서는 45nm CMOS 공정과 NBTI 예측 모델이 제안된 회로를 구성하기 위해서 사용된다.

Al2O3 층을 이용한 저온공정에서의 산화물 기반 트랜지스터 컨택 특성 향상 (Improved Contact property in low temperature process via Ultrathin Al2O3 layer)

  • 정성현;신대영;조형균
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2018년도 춘계학술대회 논문집
    • /
    • pp.55-55
    • /
    • 2018
  • Recently, amorphous oxides such as InGaZnO (IGZO) and InZnO (IZO) as a channel layer of an oxide TFT have been attracted by advantages such as high mobility, good uniformity, and high transparency. In order to apply such an amorphous oxide TFTs to a display, the stability in various environments must be ensured. In the InGaZnO which has been studied in the past, Ga elements act as a suppressor of oxygen vacancy and result in a decreased mobility at the same time. Previous studies have been showed that the InZnO, which does not contain Ga, can achieve high mobility, but has relatively poor stability under various instability environments. In this study, the TFTs using $IZO/Al_2O_3$ double layer structure were studied. The introduction of an $Al_2O_3$ interlayer between source/drain and channel causes superior electrical characteristics and electrical stability as well as reduced contact resistance with optimally perfect ohmic contact. For the IZO and $Al_2O_3$ bilayer structures, the IZO 30nm IZO channels were prepared at $Ar:O_2=30:1$ by sputtering and the $Al_2O_3$ interlayer were depostied with various thickness by ALD at $150^{\circ}C$. The optimal sample exhibits considerably good TFT performance with $V_{th}$ of -3.3V and field effect mobility of $19.25cm^2/Vs$, and reduced $V_{th}$ shift under positive bias stress stability, compared to conventional IZO TFT. The enhanced TFT performances are closely related to the nice ohmic contact properties coming from the defect passivation of the IZO surface inducing charge traps, and we will provide the detail mechanism and model via electrical analysis and transmission line method.

  • PDF

고속용 p-MOS 트랜지스터에서 NBTI 스트레스에 의한 특성 인자의 열화 분석 (The Degradation Analysis of Characteristic Parameters by NBTI stress in p-MOS Transistor for High Speed)

  • 이용재;이종형;한대현
    • 한국통신학회논문지
    • /
    • 제35권1A호
    • /
    • pp.80-86
    • /
    • 2010
  • 본 논문은 게이트 채널 길이 0.13 [${\mu}m$]의 p-MOS 트랜지스터에서 음 바이어스 온도 불안정(NBTI) 전류 스트레스 인가에 의한 게이트유기 드레인 누설(GIDL) 전류를 측정 분석하였다. NBTI 스트레스에 의한 문턱전압의 변화와 문턱전압아래 기울기와 드레인 전류 사이에 상관관계로부터, 소자의 특성 변화의 결과로 열화에 대한 중요한 메카니즘이 계면 상태의 생성과 관련이 있다는 것을 분석하였다. GIDL 전류의 측정 결과로부터, NBTI 스트레스에 기인한 계면상태에서 전자-정공 쌍의 생성이 GIDL 전류의 증가의 결과를 도출하였다. 이런 결과로 부터, 초박막 게이트 산화막 소자에서 NBTI 스트레스 후에 증가된 GIDL 전류를 고려해야만 한다. 또한, 동시에 신뢰성 특성과 직류 소자 성능의 고려가 나노 크기의 CMOS 통신회로 설계의 스트레스 파라미터들에서 반드시 있어야 한다.

La이 혼입된 고유전체/메탈 게이트가 적용된 나노 스케일 NMOSFET에서의 PBTI 신뢰성의 특성 분석 (Analysis of Positive Bias Temperature Instability Characteristic for Nano-scale NMOSFETs with La-incorporated High-k/metal Gate Stacks)

  • 권혁민;한인식;박상욱;복정득;정의정;곽호영;권성규;장재형;고성용;이원묵;이희덕
    • 한국전기전자재료학회논문지
    • /
    • 제24권3호
    • /
    • pp.182-187
    • /
    • 2011
  • In this paper, PBTI characteristics of NMOSFETs with La incorporated HfSiON and HfON are compared in detail. The charge trapping model shows that threshold voltage shift (${\Delta}V_{\mathrm{T}}$) of NMOSFETs with HfLaON is greater than that of HfLaSiON. PBTI lifetime of HfLaSiON is also greater than that of HfLaON by about 2~3 orders of magnitude. Therefore, high charge trapping rate of HfLaON can be explained by higher trap density than HfLaSiON. The different de-trapping behavior under recovery stress can be explained by the stable energy for U-trap model, which is related to trap energy level at zero electric field in high-k dielectric. The trap energy level of two devices at zero electric field, which is extracted using Frenkel-poole emission model, is 1,658 eV for HfLaSiON and 1,730 eV for HfLaON, respectively. Moreover, the optical phonon energy of HfLaON extracted from the thermally activated gate current is greater than that of HfLaSiON.