• ETRI Journal
• /
• 제44권3호
• /
• pp.504-511
• /
• 2022

Monte Carlo simulations show that, as temperature increases, the average kinetic energy of channel electrons in a GaN transistor first decreases and then increases. According to the calculations, the relative energy change reaches 40%. This change leads to a reduced barrier height due to quantum coupling among the three-dimensional motions of channel electrons. Thus, an analysis and physical model of the gate leakage current that includes drift velocity is proposed. Numerical calculations show that the negative and positive temperature dependence of gate leakage currents decreases across the barrier as the field increases. They also demonstrate that source-drain voltage can have an effect of 1 to 2 orders of magnitude on the gate leakage current. The proposed model agrees well with the experimental results.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2002년도 International Meeting on Information Display
• /
• pp.159-162
• /
• 2002

This paper reviews an advanced excimer-laser crystallization technique enabling precise location-control of the individual grains. With the developed ${\mu}$-Czochralski (grain-filter) process, the large grains having a diameter of 6 ${\mu}m$ can be set precisely at predetermined positions. We will also discuss the performance of the single-crystalline Si TFTs that are formed within the location-controlled Si grains. The field-effect mobility for electrons is 430 $cm^2/Vs$ on average, which is well comparable to that of TFTs made with silicon-on-insulator wafers.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.746-748
• /
• 2004

a-Si TFTs with field-effect mobility of 1.2 $cm^2$/V-s have been fabricated on plastic substrate. Pixel circuits on plastic for AMOLED were made with the same low-temperature fabrication process. The circuits compensate for $V_T$-shift, exhibit high output current, retain functionality and drive current level during long-time continuous operation.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.102-108
• /
• 2013

용액 공정 기반으로 유기 전자소자를 제작할 시, 회전 도포 방법을 이용하는데 이 방법의 단점 중의 하나는 후속 회전 도포할 때 용액 속의 용매에 의해 이미 제작된 유기 박막을 물리적 또는 화학적인 손상을 입힐 수 있다는 것이다. 이러한 문제들로 인해 후속적인 박막 제조에 사용될 수 있는 용매의 종류는 매우 제한적일 수 밖에 없다. 본 논문에서는 기존에 알려진 용매들의 적절한 조합으로 인해 다층 박막 제작이 가능함을 보이고, 이를 이용하여 용액 공정 기반 유기 트랜지스터를 제작하여 성능의 향상을 보일 것이다. 트랜지스터의 구조는 하부 게이트 하부 접촉 (bottom gate, bottom contact) 구조로 제작되었고 게이트 절연체는 강유전체 고분자로 제작되었는데 한 번의 회전 도포 방법과 두 번의 회전 도포 방법으로 동일 두께를 형성하여 두 트랜지스터를 제작, 드레인 전압에 따른 소스-드레인 전류를 비교하였다. 그 결과 소스-게이트 누설 전류 감소 효과가 있었고, ON 상태에서의 소스-드레인 전류의 상승효과도 관찰되었다. 전류-전압 그래프로부터 계산된 이동도는 약 2.7배 증가되었다. 그러므로 용액 공정 기반 전계효과 트랜지스터를 제작할 시, 게이트 절연체를 다층 구조로 제작하면 성능 향상에 이점이 많다는 것을 알 수 있었다.

• Korean Chemical Engineering Research
• /
• 제49권5호
• /
• pp.600-604
• /
• 2011

본 연구에서는 박막 트랜지스터(TFTs)에 사용 가능한 Indium Gallium 산화물(IGO) 박막을 스핀코팅을 이용한 화학적 용액공정을 사용하여 $SiO_2$/Si 기판 위에 증착시켰다. 또한 IGO 박막을 증착한 후에 이루어지는 열처리 온도가 박막의 결정화에 미치는 영향과 이들의 전기적 특성이 조사되었다. 스핀코팅법에 의한 IGO 박막을 증착하기 위해 사용된 In과 Ga의 비율은 2:1로 고정하였으며, 박막의 열처리 온도는 $300{\sim}600^{\circ}C$의 범위에서 변화시켰다. 공기 중에서 $300^{\circ}C$와 $600^{\circ}C$에서 1시간 동안 열처리한 IGO 박막을 사용하여 제조한 박막 트랜지스터의 전류 이동도(field effect mobility)는 각각 0.34와 3.83 $cm^2/V{\cdot}s$로서 양호한 전자소자의 성능을 보였다. 또한 on/off 전류비(current ratio)는 $10^5$ 이상이었으며, IGO 박막의 평균 투과율은 98%이었다.

• 한국지반공학회논문집
• /
• 제26권7호
• /
• pp.59-70
• /
• 2010

대상지역 내 중금속 오염농경지 복원을 위해 설계된 안정화 공법에 대한 현장 적용성을 검토하기 위해 현장실증시험을 수행하였다. 대상오염 농경지에 처리구들을 설치하여 오염토양만을 채운 무처리구를 제외한 각 처리구에 중금속 안정화 재료로 선정된 석회석과 산업부산물인 제강슬래그를 각각의 혼합비로 채운 후, 관측기간동안 처리구 내 토양을 채취하여 이화학특성, 중금속농도(Cu, Cd, Pb, Zn, As) 그리고 중금속 분획특성 등을 분석하여 그 특성을 비교하였으며, 그 결과를 수록하였다.

• 전자공학회논문지T
• /
• 제35T권2호
• /
• pp.6-12
• /
• 1998

박막의 SOI(Silicon-On-Insulator) 소자는 짧은 채널 효과(short channel effect), subthreshold slope의 개선, 이동도 향상, latch-up 제거 등 많은 이점을 제공한다. 반면에 이 소자는 current kink effect와 같이 정상적인 소자 동작에 있어 주요한 저해 요소인 floating body effect를 나타낸다. 본 논문에서는 이러한 문제를 해결하기 위해 T-형 게이트 구조를 갖는 SOI NMOSFET를 제안하였다. T-형 게이트 구조는 일부분의 게이트 산화막 두께를 다른 부분보다 30nm 만큼 크게 하여 TSUPREM-4로 시뮬레이션 하였으며, 이것을 2D MEDICI mesh를 구성하여 I-V 특성 시뮬레이션을 시행하였다. 부분적으로 게이트 산화층의 두께가 다르기 때문에 게이트 전계도 부분적으로 차이가 발생되어 충격 이온화 전류의 크기도 줄어든다. 충격 이온화 전류가 감소한다는 것은 current kink effect가 감소하는 것을 의미하며, 이것을 MEDICI 시뮬레이션을 통해 얻어진 충격 이온화 전류 곡선, I-V 특성 곡선과 정공 전류의 분포 형태를 이용하여 제안된 구조에서 current kink effect가 감소됨을 보였다.

• 공업화학
• /
• 제22권5호
• /
• pp.551-554
• /
• 2011

유기박막트랜지스터 개발의 중요한 이슈 중 하나는 용액 공정이 가능한 저전압구동용 고분자 게이트 절연체의 개발이다. 따라서 본 연구에서는 고성능의 저전압구동이 가능한 유기박막트랜지스터를 위한 우수한 성능의 고분자 게이트 절연체 재료인 poly(styrene-r-benzocyclobutene-r-methyl methacrylate) (P(S-r-BCB-r-MMA))을 합성하였다. P(S-r-BCB-r-MMA)는 경화과정에서 부피의 변화가 거의 없기 때문에 우수한 절연특성을 가지는 매우 얇은 고분자 절연체를 제조할 수 있으며, 이는 주파수에 따른 전기용량 변화를 통해 확인할 수 있다. 펜타센 유기반도체를 기반으로 한 유기박막트랜지스터 소자를 제작하였을 경우 전계효과이동도 $0.25cm^2/Vs$, 문턱전압 -2 V, 점멸비 ${\sim}10^5$, 그리고 sub-threshold swing 400 mV/decade로 우수한 성능을 보인다. 본 연구에서 새롭게 소개된 P(S-r-BCB-r-MMA)는 유연 디스플레이와 같은 미래형 전자소자의 구현을 위한 게이트 절연체 소재로서 하나의 가능성을 제공할 것이다.

• 접착 및 계면
• /
• 제23권2호
• /
• pp.53-58
• /
• 2022

본 연구는 AlO_x유전체 표면에 유기 자립조립 단분자막 (self-assembled monolayer, SAM) 중간층을 도입함으로써 유전체의 표면특성을 제어하고, 최종적으로 유기전하변조트랜지스터 (Organic charge modulated field-effect transistor, OCMFET)의 전기적 특성을 향상시킨 결과를 제시하였다. 유기 중간층을 적용함으로써, OCMFET의 컨트롤 게이트(CG, Control gate)와 플로팅 게이트 (FG, Floating gate) 사이 커패시터 플레이트로 작용하는 산화알루미늄 게이트 유전체의 표면 에너지를 제어하였으며, FET의 가장 중요한 성능변수인 전계효과 이동도(field-effect transistor, μ_FET)를 향상시켰다. 사용된 SAMs은 네가지의 PA (Octadecylphosphonic acid, Butylphosphonic acid, (3-Bromopropyl)phosphonic acid, (3-Aminopropyl) phosphonic acid)를 사용하여 형성하였으며, 각각 0.73, 0.41, 0.34, 0.15 cm2V^-1s^-1의 μ_OCMFET를 나타내었다. 이 연구를 통해 유기 SAM 중간층의 알킬 체인(Alkyl chain)의 길이 및 말단기의 특성이 소자의 전기적 성능을 제어하는데 중요한 요인임을 확인하였으며, 이 결과를 통해 향후 최적의 센서 플랫폼으로서의 OCMFET 소자성능 최적화에 기여할 수 있을 것으로 기대한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.41-41
• /
• 2009

We utilized atomic layer deposition (ALD) for the growth of the ZnO channel layers in the oxide thin-film-transistors (TFTs) with a bottom-gate structure using a $SiO_2/p-Si$ substrate. For fundamental study, the effect of the channel thickness and thermal treatment on the TFT performance was investigated. The growth modes for the ALD grown ZnO layer changed from island growth to layer-by-layer growth at thicknesses of > 7.5 nm with highly resistive properties. A channel thickness of 17 nm resulted in the good TFT behavior with an onloff current ratio of > $10^6$ and a field effect mobility of 2.9 without the need for thermal annealing. However, further increases in the channel thickness resulted in a deterioration of the TFT performance or no saturation. The ALD grown ZnO layers showed reduced electrical resistivity and carrier density after thermal treatment in oxygen.