• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.53-60
• /
• 2005

본 논문에서는 저 전력 멀티미디어 응용을 위한 10b 100 MS/s $1.4\;mm^2$ CMOS A/D 변환기(ADC)를 제안한다. 제안하는 ADC는 해상도 및 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 기존의 다단 구조가 아닌 2단 파이프라인 구조를 사용하였다. 그리고 10 비트 해상도에서 1.2 Vp-p의 단일 및 차동 입력 신호 처리 대역폭을 넓히기 위해 입력 샘플-앤-홀드 증폭기에는 게이트-부트스트래핑 회로를 적용하며, 6 비트 해상도를 필요로 하는 두 번째 단의 flash ADC에는 오픈-루프 오프셋 샘플링 기법을 적용하였다. 또한 커패시터 등 소자 부정합에 의해 해상도에 크게 영향을 줄 수 있는 MDAC의 커패시터에는 3차원 완전 대칭 구조를 갖는 레이아웃 기법을 제안하였다. 기준 전류/전압 발생기는 온-칩으로 집적하여 잡음 에너지를 줄였으며, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가하도록 설계하였다. 제안하는 10b 시제품 ADC는 0.18 um CMOS 공정으로 제작되었고, 측정된 DNL 및 INL은 각각 0.59 LSB, 0.77 LSB 수준을 보여준다. 또한 100 MS/s의 샘플링 속도에서 SNDR 및 SFDR이 각각 54 dB, 62 dB 수준을 보였으며, 전력 소모는 56 mW이다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.55-64
• /
• 2006

본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.27-35
• /
• 2008

본 논문에서는 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 Software Defined Radio (SDR) 시스템 응용을 위한 14비트 150MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 고해상도를 얻기 위한 특별한 보정 기법을 사용하지 않는 4단 파이프라인 구조로 설계하였고, 각 단의 샘플링 커패시턴스와 증폭기의 입력 트랜스컨덕턴스에 각각 최적화된 스케일링 계수를 적용하여 요구되는 열잡음 성능 및 속도를 만족하는 동시에 소모되는 전력을 최소화하였다. 또한, 소자 부정합에 의한 영향을 줄이면서 14비트 이상의 해상도를 얻기 위해 MDAC의 커패시터 열에는 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 제안하였으며, 온도 및 전원 전압에 독립적인 기준 전류 및 전압 발생기를 온-칩 RC 필터와 함께 칩 내부에 집적하고 칩 외부에 C 필터를 추가로 사용하여 스위칭 잡음에 의한 영향을 최소화하였고, 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 최대 0.81LSB, 2.83LSB의 수준을 보이며, 동적 성능은 120MS/s와 150MS/s의 동작 속도에서 각각 최대 64dB, 61dB의 SNDR과 71dB, 70dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $2.0mm^2$ 이며 전력 소모는 1.2V 전원 전압에서 140mW이다.

• 한국콘텐츠학회논문지
• /
• 제7권5호
• /
• pp.102-109
• /
• 2007

회화에서 프레임의 미학을 연구하는 것보다 애니메이션 화면구성에 대한 프레임을 분석하는 것은 더욱 더 중요한 의미를 지니고 있다. 단편 애니메이션작가 조르주 슈피츠게벨의 이미지 형상은 캐릭터를 지우는 흔적을 통하여 작가 신체의 촉각적 감각으로 형상화된 구체적인 표현이라고 말할 수 있다. 이는 들뢰즈가 언급한 형상지우기에 의한 흔적의 변형(메타모포시스 Metamorphosis)과 비유된다. 애니메이션에서 살아 숨쉬는 캐릭터는 들뢰즈가 기술한 형상과 같이 실사영상과는 구별된다. 애니메이션은 프레임 안에서 움직이는 캐릭터의 형상과 큰 움직임이 없는 배경으로 나눠질 수 있는데, 움직이지 않는 배경의 구성은 들뢰즈가 언급한 아플라와 유사한 성격을 갖는다. 이는 실사영상을 프레임 단위로 기록하는 영화와는 다르게 애니메이션은 실제와는 다른 경계인 아플라를 배경으로 표현하고 있으며, 캐릭터는 최소한의 구상성을 갖고 대상에 대한 형상의 일그러짐을 통하여 새로운 형상으로 재탄생되고 있다. 다음은 프레임의 시간지속에 대한 문제이다. 슈피츠게벨의 작품은 프레임과 프레임사이의 상관관계에 의하여 의미가 생성된다. 그의 작품에서는 프레임과 프레임 간의 구성에 따른 형상 묘사 자체가 프레임으로 구성된다. 이러한 과정을 통하여 슈비츠게벨의 작품은 각 프레임 사이에 연결되어 있는 개별 프레임이 새롭게 생성되는 대상의 형상을 묘사하고 있다. 이는 대상에 대한 지시체의 근본이 적용되지 않는 현대영화에서 극히 적게 찾아 볼 수 있다고 들뢰즈는 언급한다. 바꿔 말하면 슈비츠게벨의 작품은 현대영화의 특징을 갖춘 애니메이션으로 프레임과 프레임 사이의 형상을 묘사하고 있다. 이는 들뢰즈가 언급한 대상세계의 법칙과 논리에서 벗어나 이루어지는 크리스털적 묘사임을 알 수 있다.

• 한국정보교육학회:학술대회논문집
• /
• 한국정보교육학회 2011년도 동계학술대회
• /
• pp.91-101
• /
• 2011

본 연구는 학교 교육과정 편성을 위한 학부모, 교사, 학생, 지역사회의 요구와 의견을 신속하게 파악하고, 이를 분석하여 학교 교육활동 및 운영을 효율적으로 하기 위한 온라인 설문조사 시스템 구현을 그 목적으로 한다. 온라인 설문조사 시스템은 프로그램 설치 비용이나 관리 비용을 절감할 수 있도록 오픈소스 설문조사 프로그램 Limesurvey을 기반으로 구현하도록 한다. Limesurvey는 설문조사를 위해 별도의 프로그램 개발 없이도 사용 가능하며 웹기반 템플릿 시스템 형태로 전체 디자인과 레이아웃을 제공하고 설문결과에 대한 기본적인 통계 분석 자료도 제공해 준다. 또한 Limesurvey는 웹호스팅에 간단히 프로그램을 설치하고 DB정보만을 입력하여 실행 가능하다. Limesurvey는 통계 결과를 간단히 그래프화 시킬 수 있으며 HTML, Word, Excel, CSV File, PDF 파일 형태로 저장 가능하고 SPSS나 PASW, R data등 다른 통계 처리 프로그램 위한 기본 데이터로도 저장이 가능하다. 초등학교 현장에서 교육과정 편성 기초조사 단계나 평가단계에서 활용되는 설문조사 시스템은 학교 홈페이지 운영업체나 기업에서 제공하는 상용화 프로그램을 이용하거나 회원가입을 통한 제한적인 형태의 온라인 설문조사 시스템을 운영할 수 밖에 없었다. 본 연구를 통하여 오픈소스 기반 형태의 Limesurvey 설문조사 프로그램을 운영한다면 통제처리에 대한 교사의 업무를 경감시킬 수 있으며 오프라인 수집 형태의 설문조사의 문제점을 극복할 수 있을 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.1-11
• /
• 2008

본 논문에서는 디지털 코드 오차 보정 기법을 사용한 15비트 50MS/s CMOS 파이프라인 ADC를 제안한다. 제안하는 ADC는 15비트 수준의 고해상도에서 면적과 전력 소모를 최소화하기 위해서 4단 파이프라인 구조를 사용하며 전체 ADC의 아날로그 회로를 변경하지 않고 첫 번째 단에 약간의 디지털 회로만을 추가하는 디지털 코드 오차 보정 기법을 적용한다. 첫 번째 단에서 소자 부정합으로 인해 발생하는 코드 오차는 나머지 세 단에 의해 측정된 후 메모리에 저장되고 정상 동작 시 메모리에 저장된 코드 오차를 디지털 영역에서 제거하여 보정한다. 모든 MDAC 커패시터 열에는 주변 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하여 소자 부정합에 의한 영향을 최소화하면서 동시에 첫 번째 단의 소자 부정합을 보다 정밀하게 측정하도록 하였다. 시제품 ADC는 0.18um CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 15비트 해상도에서 각각 0.78LSB 및 3.28LSB의 수준을 보이며, 50MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 67.2dB 및 79.5dB를 보여준다. 시제품 ADC의 칩 면적은 $4.2mm^2$이며 전력 소모는 2.5V 전원 전압에서 225mW이다.

• 터널과지하공간
• /
• 제29권6호
• /
• pp.480-507
• /
• 2019

본 논문은 무풍관 선풍기를 이용한 대단면 갱내 국부통기시스템의 최적화를 목적으로 한다. 갱내 맹갱도 형태의 작업공간을 대상으로 일련의 CFD분석과 현장실험을 수행하였다. 선풍기 위치, 운전방식 및 배치가 최적화의 주요 대상변수이다. 국부선풍기에서 토출되는 제트류는 대부분의 경우, 풍속이 15m/s이상으로 고속이므로 토출 후 갱도 바닥, 내벽, 천정 그리고 다른 선풍기에서 토출되는 제트류와 충돌할 가능성이 있다. 따라서 충돌시 상당한 에너지 손실이 발생하므로 통기 효율이 급격히 저하될 수 있다. 본 논문에서 최적 선풍기 간격은 제트류가 충돌 없이 최대의 유동거리를 유지할 수 있는 거리로 정의하며, 반면 단면상의 최적 위치란 갱도내벽과의 충돌 가능성이 최소화된 위치로 정의하였다. 따라서 선풍기 설치위치의 최적화는 통기의 효율뿐만 아니라 에너지 비용 또한 최소화가 가능하다. 3차원 CFD분석을 위하여 다양한 갱내 맹갱도 작업공간을 가정하였다. 무풍관 국부통기의 설계 및 최적화를 위하여 풍속 및 CO농도 분포를 CFD분석하였으며 동시에 비교 목적으로 현장실험을 수행하였다. 본 논문의 궁극적인 목적은 풍관을 사용하기 않는 국부통기시스템을 최적화함으로써 대단면 맹갱도 작업공간에 고효율, 저비용 국부통기를 가능케하여 깨끗하고 안전한 작업환경을 확보하기 위함이다.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.60-68
• /
• 2008

본 논문에서는 10비트 해상도를 가지면서 0.5V부터 1.2V까지의 전원 전압에서 10MS/s 이상 100MS/s 까지 재구성이 가능한 저전력 2단 파이프라인 ADC를 제안한다. 제안하는 ADC는 0.5V의 전원 전압 조건에서도 10비트 해상도를 얻기 위해 입력단 SHA 회로에는 낮은 문턱 전압을 가지는 소자를 사용한 게이트-부트스트래핑 기법 기반의 샘플링 스위치를 사용하였으며, SHA 회로와 MDAC 회로에 사용된 증폭기에도 넓은 대역폭을 얻기 위해 입력단에는 낮은 문턱 전압을 가지는 소자를 사용하였다. 또한 온-칩으로 집적된 조정 가능한 기준 전류 발생기는 10비트의 해상도를 가지고, 넓은 영역의 전원 전압에서 동작할 수 있도록 증폭기의 정적 및 동적 성능을 최적화시킨다. MDAC 회로에는 커패시터 열의 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 전 방향 대칭 구조의 레이아웃 기법을 제안하였다. 한편, flash ADC 회로 블록에는 비교기에서 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 시제품 ADC는 0.13um CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.35LSB 및 0.49LSB 수준을 보인다. 또한, 0.8V의 전원 전압 60MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56.0dB, 69.6dB이고, 19.2mW의 전력을 소모하며, ADC의 칩 면적은 $0.98mm^2$이다.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.77-85
• /
• 2008

본 논문에서는 TFT-LCD 디스플레이 및 디지털 TV 시스템 응용과 같이 고속으로 동작하며 고해상도, 저전력 및 소면적을 동시에 요구하는 고화질 영상시스템 응용을 위한 12비트 130MS/s 108mW $1.8mm^2$ 0.18um CMOS ADC를 제안한다. 제안하는 ADC는 3단 파이프라인 구조를 사용하여 고해상도와 높은 신호처리 속도에서 전력 소모 및 면적을 최적화하였다. 입력단 SHA 회로에는 Nyquist 입력에서도 12비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 12비트에 필요한 높은 DC 전압 이득과 충분한 위상 여유를 갖도록 하였으며, MDAC의 커패시터 열에는 높은 소자 매칭을 얻기 위하여 각각의 커패시터 주위를 공정에서 제공하는 모든 금속선으로 둘러싸는 3차원 완전 대칭 구조를 갖는 레이아웃 기법을 적용하였다. 한편, 제안하는 ADC에는 전원 전압 및 온도에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하여 잡음을 최소화하면서 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 0.69LSB, 2.12LSB의 수준을 보이며, 동적 성능으로는 120MS/s와 130MS/s의 동작 속도에서 각각 최대 53dB, 51dB의 SNDR과 68dB, 66dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.8V 전원 전압과 130MS/s에서 108mW이다.

• 한국터널지하공간학회 논문집
• /
• 제24권6호
• /
• pp.637-658
• /
• 2022

쉴드TBM 터널은 지반 굴착, 세그먼트 링 빌드(Segment ring-build), 뒷채움의 반복적인 공정으로 단순하다. 재래식 터널공법인 발파공법(Drill and Blast)은 막장관찰, 천공, 장약, 발파, 환기, 버력처리, 지보재 설치의 반복으로 쉴드TBM 터널보다 공정이 복잡하고 일부 제약조건이 따른다. 하지만 굴진을 위한 준비 작업은 지반을 보강하고 갱문조성 후 터널을 형성해 나가는 Drill and Blast에 비해서 쉴드TBM 터널은 매우 상세한 계획을 바탕으로 시간과 비용이 필요하다. 이는 대상지반을 굴착하는 쉴드TBM 장비의 성능 확보가 공사의 성패를 좌우하기 때문인데, 고가의 주문제작 장비인 쉴드TBM이 조립단계에서 잘못 구성되면 본 굴진은 물론 초기굴진 단계에서부터 구동이 어렵게 되고, 조립된 쉴드TBM 장비를 다시 해체하는 경우가 발생하게 되어 재조립하는 상황으로 진행되면, 공기는 물론 경제적인 손실이 발생하여 공사 기간 내내 어려움이 발생한다. 이에 본 연구에서는 한강 하저를 통과하는 국내 최대 직경의 도로터널을 건설하기 위한 이수식 쉴드TBM 조립을 위한 발진부지의 배치와 계획, 쉴드TBM 장비의 주요 부분별 조립공정을 검토하였고, 타공정과 의 간섭 최소화 및 커터헤드 조립과 운반의 효율성을 분석하여 현장여건에 맞게 개선하여 적용하였다.