Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Calibration-Free 14b 70MS/s 0.13um CMOS Pipeline A/D Converter with High-Matching 3-D Symmetric Capacitors

높은 정확도의 3차원 대칭 커패시터를 가진 보정기법을 사용하지 않는 14비트 70MS/s 0.13um CMOS 파이프라인 A/D 변환기

  • Published : 2006.12.25
Download PDF
⟨ Previous Next ⟩

Abstract

This work proposes a calibration-free 14b 70MS/s 0.13um CMOS ADC for high-performance integrated systems such as WLAN and high-definition video systems simultaneously requiring high resolution, low power, and small size at high speed. The proposed ADC employs signal insensitive 3-D fully symmetric layout techniques in two MDACs for high matching accuracy without any calibration. A three-stage pipeline architecture minimizes power consumption and chip area at the target resolution and sampling rate. The input SHA with a controlled trans-conductance ratio of two amplifier stages simultaneously achieves high gain and high phase margin with gate-bootstrapped sampling switches for 14b input accuracy at the Nyquist frequency. A back-end sub-ranging flash ADC with open-loop offset cancellation and interpolation achieves 6b accuracy at 70MS/s. Low-noise current and voltage references are employed on chip with optional off-chip reference voltages. The prototype ADC implemented in a 0.13um CMOS is based on a 0.35um minimum channel length for 2.5V applications. The measured DNL and INL are within 0.65LSB and l.80LSB, respectively. The prototype ADC shows maximum SNDR and SFDR of 66dB and 81dB and a power consumption of 235mW at 70MS/s. The active die area is $3.3mm^2$.

본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

Keywords

References

  1. L. A Singer and T. L. Brooks, 'A 14-bit 10-MHz calibration-free CMOS pipelined A/D converter,' in Symp. VLSI Circuits Dig. Tech Papers, June 1996, pp. 94-95 https://doi.org/10.1109/VLSIC.1996.507727
  2. S. B. You, K. W. Lee, H. C. Choi, H. J. Park, J. W. Kim, and P. Chung, 'A 3.3V 14-bit 10MSPS calibration-free CMOS pipelined A/D converter,' in IEEE International Symposium on Circuits and Systems, May 2000, pp. 435-438 https://doi.org/10.1109/ISCAS.2000.857124
  3. Y. Chiu, P. R. Gray, and B. Nikolic, 'A 1.8V 14b 10MS/s pipelined ADC in 0.18um CMOS with 99dB SFDR,' in ISSCC Dig. Toch. Papers, Feb. 2004, pp. 458-459 https://doi.org/10.1109/ISSCC.2004.1332792
  4. Y. Chiu, P. R Gray, and B. Nikolic, 'A 14-b 12-MS/s CMOS pipelined ADC with over 100-dB SFDR,' IEEE J. Solid-State Circuits, vol. 39, no. 12, pp. 2139-2151, Dec. 2004 https://doi.org/10.1109/JSSC.2004.836232
  5. H. S. Chen, K. Bacrania, and B. S. Song, 'A 14b 20MSample/s CMOS pipelined ADC,' in ISSCC Dig. Toch.· Papers, Feb. 2000, pp. 46-47 https://doi.org/10.1109/ISSCC.2000.839685
  6. D. Kelly, W. Yang, I. Mehr, M Sayuk, and L. Singer, 'A 3V 340 mW 14b 75MSPS ADC with 85dB SFDR at Nyquist,' in ISSCC Dig. Tech Papers, Feb. 2001, pp. 134-135 https://doi.org/10.1109/ISSCC.2001.912575
  7. S. Y. Chuang and T. L. Sculley, 'A digitally self-calibrating 14-bit 10-MHz CMOS pipelined A/D converter,' IEEE J. Solid-State Circuits, vol. 37, no. 6, pp. 674-683, June 2002 https://doi.org/10.1109/JSSC.2002.1004571
  8. J. Biornsen, O. Moldsvor, T. Sather, and T. ytterdal, 'A 220mW 14b 40MSPS gain calibrated pipelined ADC,' in Proc. Eur. Solid-State Circuits Conf., Sept. 2005, pp. 165-168 https://doi.org/10.1109/ESSCIR.2005.1541585
  9. S. T. Ryu, S. Ray, B. S. Song, G. H Cho, and K. Bacrania, 'A 14b-linear capacitor self-trimming pipelined ADC,' in ISSCC Dig. Toch. Papers, Feb. 2004, pp. 464-465 https://doi.org/10.1109/ISSCC.2004.1332795
  10. J. Guilherme, P. Figueiredo, P. Azevedo, G. Minderico, A Leal, J. Vital, and J. Franca, 'A pipeline 15-b 10-Msample/s analog-to-digital converter for ADSL applications,' in IEEE International Symposiurn on Circuits and Systems, May 2001, pp. 396-399 https://doi.org/10.1109/ISCAS.2001.921876
  11. H. C. Liu, Z. M. Lee, and J. T. Wu, 'A 15b 20MS/s CMOS pipelined ADC with digital background calibration,' in ISSCC Dig. Tech Papers, Feb. 2004, pp. 454-455 https://doi.org/10.1109/ISSCC.2004.1332790
  12. H. Van der Ploeg, M. Vertregt, and M. Lammers, 'A 15-bit 30 MS/s 145 mW three-step ADC for imaging applications,' in Proc. Eur. Solid-State Circuits Conf., Sept. 2005, pp. 161-164 https://doi.org/10.1109/ESSCIR.2005.1541584
  13. E. Siragusa and I. Galton, 'A digitally enhanced 1.8V 15b 40MS/s CMOS pipelined ADC,' in ISSCC Dig. Tech, Papers, Feb. 2004, pp. 452-453 https://doi.org/10.1109/ISSCC.2004.1332789
  14. H. C. Liu, Z. M. Lee, and J. T. Wu, 'A 15-b 40-MS/s CMOS pipelined analog-to-digital converter with digital background calibration,' IEEE J. Solid-State Circuits, vol. 40, no. 5, pp. 1047-1056, May 2005 https://doi.org/10.1109/JSSC.2005.845986
  15. S. Hisano and S. E. Sapp, 'A 16-bit, 20MSPS CMOS pipeline ADC with direct INL detection algorithm,' in Proc. CICC, Sept 2003, pp. 417-420 https://doi.org/10.1109/CICC.2003.1249431
  16. A. M. Abo and P. R. Gray, 'A 1.5-V, 10-bit, 14.3-MS/s CMOS pipelined analog-to-digital converter,' IEEE J. Solid-State Circuits, vol. 34, no. 5, pp. 599-606, May 1999 https://doi.org/10.1109/4.760369
  17. H. C. Choi, S. B. You, H. Y. Lee, H. J. Park, and J. W. Kim, 'A calibration-free 3V 16b 500kS/s 6mW 0.5mm2 ADC with 0.13um CMOS,' in Symp. VLSI Circuits Dig. Tech. Papers, June 2004, pp. 76-77
  18. S. M. Yoo, T. H. Oh, J. W. Moon, S. H. Lee, and U. K. Moon, 'A 2.5 V 10 b 120 MSample/s CMOS pipelined ADC with high SFDR,' in Proc. CICC, May 2002, pp. 441-444 https://doi.org/10.1109/CICC.2002.1012869
  19. Y. J. Cho and S. H Lee, 'An 11b 70-MHz 1.2-mm2 49-mW 0.18-um CMOS ADC with on-chip current/voltage references,' IEEE Trans. Circuits Syst I, vol. 52, no. 10, pp. 1989-1995, Oct, 2005 https://doi.org/10.1109/TCSI.2005.853251