Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Re-configurable 0.8V 10b 60MS/s 19.2mW 0.13um CMOS ADC Operating down to 0.5V

0.5V까지 재구성 가능한 0.8V 10비트 60MS/s 19.2mW 0.13um CMOS A/D 변환기

  • 이세원 (서강대학교 전자공학과) ;
  • 유시욱 (하이닉스반도체(주) CIS 사업부) ;
  • 이승훈 (서강대학교 전자공학과)
  • Published : 2008.03.25
Download PDF
⟨ Previous Next ⟩

Abstract

This work describes a re-configurable 10MS/s to 100MS/s, low-power 10b two-step pipeline ADC operating at a power supply from 0.5V to 1.2V. MOS transistors with a low-threshold voltage are employed partially in the input sampling switches and differential pair of the SHA and MDAC for a proper signal swing margin at a 0.5V supply. The integrated adjustable current reference optimizes the static and dynamic performance of amplifiers at 10b accuracy with a wide range of supply voltages. A signal-isolated layout improves the capacitor mismatch of the MDAC while a switched-bias power-reduction technique reduces the power dissipation of comparators in the flash ADCs. The prototype ADC in a 0.13um CMOS process demonstrates the measured DNL and INL within 0.35LSB and 0.49LSB. The ADC with an active die area of $0.98mm^2$ shows a maximum SNDR and SFDR of 56.0dB and 69.6dB, respectively, and a power consumption of 19.2mW at a nominal condition of 0.8V and 60MS/s.

본 논문에서는 10비트 해상도를 가지면서 0.5V부터 1.2V까지의 전원 전압에서 10MS/s 이상 100MS/s 까지 재구성이 가능한 저전력 2단 파이프라인 ADC를 제안한다. 제안하는 ADC는 0.5V의 전원 전압 조건에서도 10비트 해상도를 얻기 위해 입력단 SHA 회로에는 낮은 문턱 전압을 가지는 소자를 사용한 게이트-부트스트래핑 기법 기반의 샘플링 스위치를 사용하였으며, SHA 회로와 MDAC 회로에 사용된 증폭기에도 넓은 대역폭을 얻기 위해 입력단에는 낮은 문턱 전압을 가지는 소자를 사용하였다. 또한 온-칩으로 집적된 조정 가능한 기준 전류 발생기는 10비트의 해상도를 가지고, 넓은 영역의 전원 전압에서 동작할 수 있도록 증폭기의 정적 및 동적 성능을 최적화시킨다. MDAC 회로에는 커패시터 열의 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 전 방향 대칭 구조의 레이아웃 기법을 제안하였다. 한편, flash ADC 회로 블록에는 비교기에서 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 시제품 ADC는 0.13um CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.35LSB 및 0.49LSB 수준을 보인다. 또한, 0.8V의 전원 전압 60MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56.0dB, 69.6dB이고, 19.2mW의 전력을 소모하며, ADC의 칩 면적은 $0.98mm^2$이다.

Keywords

References

  1. M. Yoshioka, M. Kudo, and T. Mori, "A 0.8V 10b 80MS/s 6.5mW pipelined ADC with regulated overdrive voltage biasing," in ISSCC Dig. Tech. Papers, Feb. 2007, pp 452-453
  2. Y. D. Jeon, S. C. Lee, K. D. Kim, J. K. Kwon, and J. Kim, "A 4.7mW $0.32mm^2$ 10b 30MS/s pipelined ADC without a front-end S/H in 90nm CMOS," in ISSCC Dig. Tech. Papers, Feb. 2007, pp 456-457
  3. K. Honda, F. Masanori, and S. Kawahito, "A 1V 30mW 10b 100MSample/s pipeline A/D converter using capacitance coupling technique," in Symp. VLSI Circuits Dig. Tech. Papers, June 2006, pp. 276-277
  4. H. Ishii, K. Tanabe and T. Iida, "A 1.0V 40mW 100MS/s pipeline ADC in 90nm CMOS," in Proc. CICC, Sept. 2005, pp. 395-398
  5. D. J. Huber, R. J. Chandler, and A. A. Abidi, "A 10b 160MS/s 84mW 1V subranging ADC in 90nm CMOS," in ISSCC Dig. Tech. Papers, Feb. 2007, pp 454-455
  6. S. C. Lee et al., "A 10b 205MS/s $1mm^2$ 290nm CMOS pipeline ADC for flat-panel display applications," in ISSCC Dig. Tech. Papers, Feb. 2007, pp 458-459
  7. A. M. Abo and P. R. Gray, "A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter," IEEE J. Solid-State Circuits, vol. 34, no. 5, pp. 599-606, May 1999 https://doi.org/10.1109/4.760369
  8. C. Grace, P. Hurst, and S. Lewis, "A 12b 80MS/s pipelined ADC with bootstrapped digital calibration," in ISSCC Dig. Tech. Papers, Feb. 2004, pp 452-453
  9. E. Siragusa and I. Galton, "A Digitally Enhanced 1.8-V 15-bit 40-MSample/s CMOS Pipelined ADC," IEEE J. Solid-State Circuits, vol. 39, no. 12, pp. 2126-2138, Dec 2004 https://doi.org/10.1109/JSSC.2004.836230
  10. H. C. Choi, S. B. You, H. Y. Lee, H. J. Park, and J. W. Kim, "A calibration-free 3V 16b 500kS/s 6mW $0.5mm^2$ ADC with 0.13um CMOS," in Symp. VLSI Circuits Dig. Tech. Papers, June 2004, pp. 76-77
  11. S. M. Yoo, T. H. Oh, J. W. Moon, S. H. Lee, and U. K. Moon, "A 2.5V 10b 120MSample/s CMOS pipelined ADC with high SFDR," in Proc. IEEE CICC, May 2002, pp. 441-444