• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.156-162
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 산화막두께, 채널도핑농도 그리고 상하단 게이트 전압 등과 같은 소자 파라미터에 따른 전도중심 및 전자농도가 문턱전압이하 스윙에 미치는 영향을 분석하고자 한다. 비대칭 이중게이트 MOSFET는 대칭구조와 비교하면 상하단 게이트 산화막의 두께 및 게이트 전압을 각각 달리 설정할 수 있으므로 단채널효과를 제어할 수 있는 요소가 증가하는 장점을 가지고 있다. 그러므로 상하단 산화막두께 및 게이트 전압에 따른 전도중심 및 전자분포의 변화를 분석하여 심각한 단채널효과인 문턱전압이하 스윙 값의 저하 현상을 감소시킬 수 있는 최적의 조건을 구하고자 한다. 문턱전압이하 스윙의 해석학적 모델을 유도하기 위하여 포아송방정식을 이용하여 전위분포의 해석학적 모델을 구하였다. 결과적으로 소자 파라미터에 따라 전도중심 및 전자농도가 크게 변화하였으며 문턱전압이하 스윙은 상하단 전도중심 및 전자농도에 의하여 큰 영향을 받는 것을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.805-811
• /
• 2012

본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 채널 내 전자분포에 대한 전도중심의 이동을 분석하고자 한다. 이를 위하여 기존에 발표되어 타당성이 입증된 포아송방정식의 해석학적 전위분포 모델을 이용할 것이다. 이중게이트 MOSFET의 경우 두개의 게이트전압에 의한 전류제어능력의 증가로 단채널 효과를 감소시킬 수 있다는 장점이 있다. 단채널효과는 주로 문턱전압영역을 포함한 문턱전압이하 영역에서 발생하므로 문턱전압이하 영역에서의 전송특성을 분석하는 것은 매우 중요하다. 또한 전송특성은 채널 내 전자의 분포 및 전도 중심의 변화 등에 영향을 받는다. 그러므로 본 연구에서는 채널 내 전자분포의 변화가 전도중심에 미치는 영향을 채널도핑농도, 도핑분포함수 그리고 채널의 크기 등에 따라 분석할 것이다.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.793-798
• /
• 2012

본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 채널 내 도핑분포 및 채널구조에 따른 문턱전압이하 전류의존성을 분석하고자 한다. 전위분포를 구하기 위하여 포아송방정식을 풀 때 전하분포는 가우스분포함수를 이용할 것이며 이의 타당성은 이미 여러 논문에서 입증하였다. 이중게이트 MOSFET는 게이트전압에 의한 전류제어능력의 증가로 단채널 효과를 감소시킬 수 있어 문턱전압이하 특성을 향상시킬 수 있다. 문턱전압이하 영역에서 전류제어는 고집적회로에서 소비전력의 감소와 관계된 매우 중요한 요소이다. 게이트전압에 따른 문턱전압이하 전류의 변화를 이용하여 문턱전압의 변화를 정량적으로 분석할 것이다. 문턱전압이하 전류는 채널 내 도핑분포 및 채널크기에 의하여 영향을 받는다. 그러므로 본 연구에서는 채널길이 및 채널두께의 변화가 전류흐름에 미치는 영향을 채널도핑농도, 도핑분포함수 등에 따라 분석할 것이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.835-837
• /
• 2012

본 연구에서는 상단게이트와 하단게이트를 갖는 (Double gate ; DG) MOSFET 구조의 소자 파라미터에 따른 전도중심을 분석하였다. 분석학적 모델을 유도하기 위하여 포아송 방정식을 이용하였다. 본 연구에서 제시한 모델을 사용하여 DGMOSFET 설계시 중요한 채널길이, 채널두께, 그리고 게이트 산화막 두께 등의 요소 변화에 대한 전도중심의 변화를 관찰하였다. 또한 채널 도핑농도에 따른 전도중심의 변화를 고찰함으로써 DGMOSFET의 타당한 채널도핑농도를 결정하였다.

• Korea-Australia Rheology Journal
• /
• 제15권2호
• /
• pp.83-90
• /
• 2003

In cases of the microfluidic channel, the electrokinetic influence on the transport behavior can be found. The externally applied body force originated from the electrostatic interaction between the nonlinear Poisson-Boltzmann field and the flow-induced electrical field is applied in the equation of motion. The electrostatic potential profile is computed a priori by applying the finite difference scheme, and an analytical solution to the Navier-Stokes equation of motion for slit-like microchannel is obtained via the Green's function. An explicit analytical expression for the induced electrokinetic potential is derived as functions of relevant physicochemical parameters. The effects of the electric double layer, the zeta potential of the solid surface, and the charge condition of the channel wall on the velocity profile as well as the electroviscous behavior are examined. With increases in either electric double layer or zeta potential, the average fluid velocity in the channel of same charge is entirely reduced, whereas the electroviscous effect becomes stronger. We observed an opposite behavior in the channel of opposite charge, where the attractive electrostatic interactions are presented.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.283-284
• /
• 2012

In this work, a special technique called dielectric filling was carried out in order to reduce sub-threshold leakage current inside double-gated n-channel MOSFET. This calibration was done by using SILVACO Atlas(TCAD), and the result showed quite a good performance compared to the conventional double-gate MOSFET.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.15-22
• /
• 2008

기존의 MOSFET는 단채널 현상의 증가로 인하여 스케일링에 한계를 가지고 있다. Double-Gate MOSFET (DG-MOSFET)는 소자의 길이가 축소되면서 나타나는 단채널 현상을 효과적으로 제어하는 차세대 소자이다. DG-MOSFET으로 소자를 축소시키면 채널 길이가 10nm 이하에서 게이트 방향뿐만 아니라 소스와 드레인 방향에서도 양자 효과가 발생한다. 또한 게이트 길이가 매우 짧아지면 ballistic transport 현상이 발생한다. 따라서 본 연구에서는 2차원 양자 효과와 ballistic transport를 고려하여 DG-MOSFET의 특성을 분석하였다. 또한 단채널 효과를 줄이기 위해서 $t_{si}$와 underlap 그리고 lateral doping gradient를 이용하여 소자 구조를 최적화하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권2호
• /
• pp.127-138
• /
• 2013

The impact of Empty Space layer in the channel region of a Double Gate (i.e. ESDG) MOSFET has been studied, by monitoring the DC, RF as well as the digital performance of the device using ATLAS 3D device simulator. The influence of temperature variation on different devices, i.e. Double Gate incorporating Empty Space (ESDG), Empty Space in Silicon (ESS), Double Gate (DG) and Bulk MOSFET has also been studied. The electrical performance of scaled ESDG MOSFET shows high immunity against Short Channel Effects (SCEs) and temperature variations. The present work also includes the linearity performance study in terms of $VIP_2$ and $VIP_3$. The proper bias point to get the higher linearity along with the higher transconductance and device gain has also been discussed.

• 한국전기전자재료학회논문지
• /
• 제31권3호
• /
• pp.146-151
• /
• 2018

In this study, we compared the threshold-voltage extraction methods of accumulation-type JLDG (junctionless double-gate) MOSFETs (metal-oxide semiconductor field-effect transistors). Threshold voltage is the most basic element of transistor design; therefore, accurate threshold-voltage extraction is the most important factor in integrated-circuit design. For this purpose, analytical potential distributions were obtained and diffusion-drift current equations for these potential distributions were used. There are the ${\phi}_{min}$ method, based on the physical concept; the linear extrapolation method; and the second and third derivative method from the $I_d-V_g$ relation. We observed that the threshold-voltages extracted using the maximum value of TD (third derivatives) and the ${\phi}_{min}$ method were the most reasonable in JLDG MOSFETs. In the case of 20 nm channel length or more, similar results were obtained for other methods, except for the linear extrapolation method. However, when the channel length is below 20 nm, only the ${\phi}_{min}$ method and the TD method reflected the short-channel effect.

• 한국정보통신학회논문지
• /
• 제10권9호
• /
• pp.1648-1653
• /
• 2006

이 연구에서는 해석학적 전류-전압 모델을 이용하여 DGMOSFET(Double Gate MOSFET)의 전송특성을 분석하였다. MOSFET의 게이트길이가 100nm이하로 작아지면 산화막두께가 1.5m이하로 작아져야만하고 채널의 도핑이 매우 증가하기 때문에 소자의 문턱전압변화, 누설전류의 증가 등 다양한 문제가 발생하게 된다 이러한 문제를 조사하기 위하여 해석학적 전류-전압 모델을 이용하여 소자의 크기를 변화시키면서 전류-전압특성을 조사하였다 소자의 크기를 변화시키면서 해석학적 전류-전압 모델의 타당성을 조사하였으며 온도 변화에 대한 특성도 비교 분석하였다. 게이트 전압이 2V에서 77K의 전류-전압 특성이 실온에서 보다 우수하다는 것을 알 수 있었다.