• 대한간호학회지
• /
• 제24권1호
• /
• pp.18-32
• /
• 1994

It is important to understand that patients with hemiplegia are under stress during the rehabilitation process. This study was designed to determine what changes occur in the stress perceived by these patients during the rehabilitation process. and what changes occur in the ways they coped with stress. A decriptive study with a longitudinal design was conducted. A total of 57 patients with hemiplegia who were admitted to one general hospital made up the sample for this study. A questionnaire, observations and interviews were used for the data collection which was done in three phases(within one week after admission : within one week before discharge ; within one month after discharge ). Data were analyzed using t-test, ANOVA repeated measures of ANOVA, and post hoc paired t -test, Bonferroni correction. The results of this study are : 1. Changes in the perception of stress during the rehabilitation process : There was a statistically significant differencs in the perception of stress among these patients during the rehabilitation process. On the post-hoc test. the perception of stress showed a statistically significant decrease from admission to discharge. The perception of psychological stress was high during the rehabilitation process as compared with the perception of physical and social stress. 2. Changes in the way the patients coped during the rehabilitation process : On admission passive coping was used by most of the subjects(91.2％). Passive coping showed an decrease from admission to discharge, but an increase from discharge to follow-up at one month post discharge. There was, however, no statistically significant changes in the way the patients coped during the rehabilitation process. 3. Changes in perception of stress during the rehabilitation process according to variables. Perception of stress among patients classified as So-Um was higher during the rehabilitation process, when compared with patients classified as So- Yang and Tae-Um. There was, however, no statistically significant difference in perception of stress over time. The patients with right sided paralysis perceived higher stress than those with left sided paralysis. There was, however, no statistically significant difference in perception of stress over time. Hence, stress was not influenced by which side was paralyzed th frequency of the relapse of the disease, or the time in the rehabilitation process. 4. Changes in coping during the rehabilitation process according to variables. There was a statistically significant difference in the way the patients coped at follow- up according to the three different kinds of the constitution groups. In other words, coping was not used by patients classified as Tae-Um but was used by those classified as So-Um. On the repeated measures of ANOVA, there was a statstically significant difference in stress over time, and an interaction between constitution and time. But the way of coping during the rehabilitation process was not influenced by which side was paralyzed nor by the frequency of the relapse of the disease. In conclusion, perception of psychological stress was high during the rehabilitation process, as compared to perception of physical and social stress. There was a statistcally significant difference in the perception of stress over time, Perception of stress showed a gradual decrease from over admission to follow-up period. There was. however, no statistically significant difference in the way of coping over time. Passive coping was used by most of patients. In the study, these findings suggest a need for nursing care related to the psychological support for patients with hemiplegia both in the hospital as well as at home, and the need for education and counseling on independent self-care to help the hemiplegic patients adapt to stress using active coping.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.172-173
• /
• 2012

Currently GaN based LED is known to show high internal or external efficiency at low current range. However, this LED operation occurs at high current range and in this range, a significant performance degradation known as 'efficiency droop' occurs. Auger process, carrier leakage process, field effect due to lattice mismatch and thermal effects have been discussed as the causes of loss of efficiency, and these phenomena are major hindrance in LED performance. In order to investigate the main effects of efficiency loss and overcome such effects, it is essential to obtain relative proportion of measurements of internal quantum efficiency (IQE) and various radiative and nonradiative recombination processes. Also, it is very important to obtain radiative and non-radiative recombination times in LEDs. In this research, we measured the IQE of InGaN/GaN multiple quantum wells (MQWs) LEDs with PSS and Planar substrate using modified ABC equation, and investigated the physical mechanism behind by analyzing the emission energy, full-width half maximum (FWHM) of the emission spectra, and carrier recombination dynamic by time-resolved electroluminescence (TREL) measurement using pulse current generator. The LED layer structures were grown on a c-plane sapphire substrate and the active region consists of five 30 ${\AA}$ thick In0.15Ga0.85N QWs. The dimension of the fabricated LED chip was $800um{\times}300um$. Fig. 1. is shown external quantum efficiency (EQE) of both samples. Peak efficiency of LED with PSS is 92% and peak efficiency of LED with planar substrate is 82%. We also confirm that droop of PSS sample is slightly larger than planar substrate sample. Fig. 2 is shown that analysis of relation between IQE and decay time with increasing current using TREL method.

• 전자공학회논문지
• /
• 제52권5호
• /
• pp.51-57
• /
• 2015

본 논문에서는 생체 신호 처리를 위한 14비트 이상의 고 해상도를 갖는 A/D 변환기 설계를 위하여 공급 전압이 1.8V인 CMOS 델타-시그마 변조기를 설계하였다. 본 논문에서 제안하는 4차 델타 시그마 변환기는 타임 인터리빙 기술을 이용하여 회로를 시간에 따라 재구성해 연산증폭기를 재사용하는 구조를 통해 차수에 따라 4개의 연산증폭기가 필요한 회로를 2개의 연산증폭기 만으로 구동 시켰다. 또한 스위치드 커패시터 적분기 구조상의 특징인 샘플링 시간과 적분 시간의 동작에 따라 샘플링 커패시터의 크기를 조절함으로서 저항 성분으로부터 발생하는 열잡음인 KT/C 잡음을 감소시킬 수 있는 회로를 제안하였다. 제안한 델타-시그마 변조기는 Magna 0.18um CMOS n-well 1 폴리 6메탈 공정을 이용하여 제작되었으며 제작된 칩의 측정 결과 전력소모는 1.8V 전원 전압에서 $828{\mu}W$이고 샘플링 및 입력 주파수가 256KHz, 1KHz일 때 최대 SNDR은 75.7dB, DR은 81.3dB로 측정되었다. KT/C 잡음 저감 회로가 적용되지 않은 회로에서는 최대 SNDR이 72.1dB 로 측정되어 KT/C 잡음 저감 회로가 적용되었을 때 약 3dB정도의 성능 향상을 나타내었다. 회로의 FOM은 41pJ/step과 142dB로 계산되었다.

• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.63-68
• /
• 2009

본 논문에서는 CCD 이미지 센서용 PMIC를 제안한다. CCD 이미지 센서는 온도에 민감하다. 일반적으로 낮은 효율을 갖는 PMIC에 의해 열이 발생된다. 발생된 열은 CCD 이미지 센서의 성능에 영향을 미치므로 높은 효율을 갖는 PMIC를 사용함으로써 최소화 시켜야 한다. 고효율의 PMIC개발을 위해 입력단은 동기식 step down DC-DC컨버터로 설계하였다. 제안한 PMIC의 입력범위는 5V~15V이고 PWM 제어방식을 사용하였다. PWM 제어회로는 삼각파 발생기, 밴드갭 기준 전압회로, 오차 증폭기, 비교기로 구성된다. 삼각파 발생기는 1.2MHz의 발진 주파수를 가지며, 비교기는 2단 연산 증폭기로 설계되었다. 오차 증폭기는 40dB의 DC gain과 $77^{\circ}$ 위상 여유를 갖도록 설계하였다. step down DC-DC 컨버터의 출력은 Charge pump의 입력으로 연결된다. Charge pump의 출력은 PMIC의 출력단인 LDO의 입력으로 연결된다. PWM 제어회로와 Charge pump 그리고 LDO로 구성된 PMIC는 15V, -7.5V, 5V, 3.3V의 출력전압을 갖는다. 제안한 PMIC는 0.35um 공정으로 설계하였다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.13-20
• /
• 2008

본 논문에서는 무선 통신 응용 시스템에 적합하도록 슈도-세그멘테이션 기법을 이용하여 저 전력 12비트 80MHz D/A 변환기를 CMOS 0.18um n-well 1-Poly/6-Metal 공정으로 설계하였다. 슈도-세그멘테이션 기법은 간단한 병렬 버퍼로 구성된 이진 디코더를 사용함으로써 구조적으로 간단해지며 저 전력으로 구현이 가능하다. 또한, 스위칭 코어 회로에 글리치 억제 회로와 입력신호의 스윙을 감소시키는 구동 회로를 설계함으로써 추가적인 스위칭 잡음을 줄일 수 있었다. 측정 결과 제안한 저 전력 12bit 80MHz CMOS D/A 변환기는 샘플링 주파수 80MHz일 때, 입력 주파수 1MHz에서 SFDR은 66.01dBc, 유효비트수는 10.67비트를 보여주었다. INL/DNL은 ${\pm}1.6LSB/{\pm}1.2LSB$로 측정되었으며, 글리치 에너지는 $49pV{\cdot}s$로 나타났다. 전력 소모는 1.8V 전원 전압에서 최대 속도인 80MHz일 때 46.8mW로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.38-44
• /
• 2007

본 논문에서는 무선통신용 송신기에 적용 가능한 12비트 80MHz 전류구동 방식의 D/A 변환기를 설계하였다. 제안된 회로는 3비트 온도계 디코더 회로 4개를 병렬 연결한 혼합형 구조를 채택하였다. 제안된 D/A 변환기는 0.35um CMOS n-well 디지털 표준 공정을 사용하여 구현하였으며, 측정된 INL/DNL은 ${\pm}1.36SB/{\pm}0.62LSB$ 이하이며, 글리치 에너지는 $46pV{\cdot}s$이다. 샘플링 주파수 80MHz, 입력 주파수 19MHz에서 SNR과 SFDR은 58.5dB, 64.97dB로 측정되었다. 전력소모는 99mW로 나타났다. 본 논문에서 구현한 12비트 80MHz 전류구동 혼합구조 D/A 변환기는 고속, 고해상도의 성능을 필요로 하는 다양한 회로에 응용과 적용이 가능하다.

• 전자공학회논문지SC
• /
• 제39권4호
• /
• pp.16-24
• /
• 2002

본 논문에서는 높은 해상도와 고속 신호 샘플링을 위해 병합 캐패시터 스위칭(merged-capacitor switching：MCS) 기법을 적용한 10b 120 MSample/s CMOS 파이프라인 A/D 변환기(analog-to- digital converter：ADC) 회로를 제안한다. 제안하는 ADC의 전체 구조는 응용되는 시스템의 속도, 해상도 및 면적 등의 사양을 고려하여 다단 파이프라인 구조를 사용하였고, MDAC(multiplying digital-to- analog converter)의 캐패시터 수를 50 %로 줄임으로써 해상도와 동작 속도를 동시에 크게 향상시킬 수 있는 MCS 기법을 적용하였다. 제안하는 ADC는 0.25 um double-poly five-metal n-well CMOS 공정을 이용하여 설계 및 제작되었고, 시제품 ADC의 DNL(differential nonlinearity)과 INL(integral nonlinearity)은 각각 ${\pm}$0.40 LSB, ${\pm}$0.48 LSB 수준을 보여준다. 100 MHz와 120 MHz 샘플링 주파수에서 각각 58 dB와 53 dB의 SNDR(signal-to-noise-and-distortion ratio)을 얻을 수 있었고, 100 MHz 샘플링 주파수에서 입력 주파수가 나이퀴스트(Nyquist) 입력인 50 MHz까지 증가하는 동안 54 dB 이상의 SNDR과 68 dB 이상의 SFDR(spurious-free dynamic range)을 유지하였다. 입출력단의 패드를 제외한 칩 면적은 3.6 $mm^2$(＝ 1.8 mm ${\times}$ 2.0 mm)이며, 최대 동작 주파수인 120 MHz 클럭에서 측정된 전력 소모는 208 mW이다.

• 한국진공학회지
• /
• 제17권1호
• /
• pp.51-57
• /
• 2008

나노크기의 Au-Si을 촉매로 급속열화학기상증착(rapid thermal chemical vapor deposition)법을 이용하여 Si(111) 기판에 성장한 Si 나노선의 구조적인 형태 변화와 광학적 특성을 연구하였다. 기상-액상-고상(vapor-liquid-solid) 성장법에 의한 Si 나노선 형성 과정에서 액상 입자인 Au-Si 나노점은 나노선 성장온도에서 촉매로 사용되었다. 이 액상 나노점이 형성된 Si 기판에 1.0Torr 압력과 $500-600^{\circ}C$ 기판 온도 하에서 $SiH_4$와 $H_2$의 혼합가스를 공급하여 Si 나노선을 형성하였다. Si 나노선 성장 후 형태를 전계방출 주사전자현미경(Field Emission Scanning Electron Microscope)으로 관찰한 결과, 대부분의 나노선이 균일한 크기로 기판 표면에 수직하게 <111> 방향으로 정렬된 것을 확인하였다. 형성된 나노선의 크기는 평균 직경이 ${\sim}60nm$이고 평균 길이가 ${\sim}5um$임을 확인하였다. 또한 고 분해능 투과전자현미경(High Resolution-Transmission Electron Microscope) 관찰을 통해 Si 나노선은 약 3nm의 비정질 산화층으로 둘러 싸여 있는 Si 단결정임이 분석되었다. 그리고 마이크로 라만 분광(Micro-Raman Scattering)법을 통한 광학적 특성 분석 결과, Si의 광학 포논(Optical Phonon) 신호 위치가 Si 나노선 구조의 영향으로 낮은 에너지 쪽으로 이동하며, Si 포논 신호의 폭이 비대칭적으로 증가함을 확인하였다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.421-427
• /
• 2009

We successfully fabricated 4.7-inch organic thin film transistors array with $640{\times}480$ pixels on flexible substrate. All the processes were done by photolithography, spin coating and ink-jet printing. The OTFT-Electrophoretic (EP) pixel structure, based on a top gate OTFT, was fabricated. The mobility, ON/OFF ratio, subthreshold swing and threshold voltage of OTFT on flexible substrate are: 0.01 ^2/V-s, 1.3 V/dec, 10E5 and -3.5 V. After laminated the EP media on OTFT array, a panel of 4.7-inch $640{\times}480$ OTFT-EPD was fabricated. All of process temperature in OTFT-EPD is lower than $150^{\circ}C$. The pixel size in our panel is $150{\mu}m{\times}150{\mu}m$, and the aperture ratio is 50 %. The OTFT channel length and width is 20 um and 200um, respectively. We also used OTFT to drive EP media successfully. The operation voltages that are used on the gate bias are -30 V during the row data selection and the gate bias are 0 V during the row data hold time. The data voltages that are used on the source bias are -20 V, 0 V, and 20 V during display media operation.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.67-67
• /
• 2009

Due to the scaling down of the dielectrics thickness, the leakage currents arising from electron tunneling through the dielectrics has become the major technical barrier. Thus, much works has focused on the development of high k dielectrics in both cases of memories and CMOS fields. Among the high-k materials, $Al_2O_3$ considered as good candidate has been attracting much attentions, which own some good properties as high dielectric constant k value (~9), a high bandgap (~2eV) and elevated crystallization temperature, etc. Due to the easy control of ion energy and flux, low ownership and simple structure of the inductively coupled plasma (ICP), we chose it for high-density plasma in our study. And the $BCl_3$ was included in the gas due to the effective extraction of oxygen in the form of BClxOy compound. In this study, the etch characteristic of ALD deposited $Al_2O_3$ thin film was investigated in $BCl_3/N_2$ plasma. The experiment were performed by comparing etch rates and selectivity of $Al_2O_3$ over $SiO_2$ as functions of the input plasma parameters such as gas mixing ratio, DC-bias voltage and RF power and process pressure. The maximum etch rate was obtained under 15 mTorr process perssure, 700 W RF power, $BCl_3$(6 sccm)/$N_2$(14 sccm) plasma, and the highest etch selectivity was 1.9. We used the x-ray photoelectron spectroscopy (XPS) to investigate the chemical reactions on the etched surface. The Auger electron spectroscopy (AES) was used for elemental analysis of etched surface.