• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.290.2-290.2
• /
• 2016

Recently, organic thin-film transistors have been widely researched for organic light-emitting diode panels, memory devices, logic circuits for flexible display because of its virtue of mechanical flexibility, low fabrication cost, low process temperature, and large area production. In order to achieve high performance OTFTs, increase in accumulation carrier mobility is a critical factor. Post-fabrication thermal annealing process has been known as one of the methods to achieve this by improving the crystal quality of organic semiconductor materials In this paper, we researched the properties of pentacene films with X-Ray Diffraction (XRD) and Atomic Force Microscope (AFM) analyses as different annealing temperature in N2 ambient. Electrical characterization of the pentacene based thin film transistor was also conducted by transfer length method (TLM) with different annealing temperature in Al- and Ti-pentacene junctions to confirm the Fermi level pinning phenomenon. For Al- and Ti-pentacene junctions, is was found that as the surface quality of the pentacene films changed as annealing temperature increased, the hole-barrier height (h-BH) that were controlled by Fermi level pinning were effectively reduced.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.383-386
• /
• 1988

In MOS integrated circuits, annealing after oxidation process is necessary to improve physical properties of silicon dioxide. With subsequent annealing in inert gases such as nitrogen or argon, and excess silicon bond is allowed time to complete the oxidation and surface charge density is reduced. In this paper, we will present effects of the rapid thermal annealing on silicon dioxide. In order to evaluate characteristics of silicon dioxide, we analyzed C-V curve dependent on annealing time and temperature, and presented variation of fixed oxide charge.

• 대한공업교육학회지
• /
• 제33권1호
• /
• pp.249-264
• /
• 2008

본 연구에서는 저 에너지 이온 주입과 이중 열처리를 통하여 박막 $p^+-n$ 접합을 형성하였고, 보론 확산 모델을 가지고 새로운 시뮬레이터를 설계하여 이온 주입과 열처리 후의 보론 분포를 재현하였다. $BF_2$ 이온을 가지고 실리콘 기판에 저 에너지 이온 주입을 하였고, 이후 RTA(Rapid Thermal Annealing)와 FA(Furnace Annealing)를 통하여 열처리 과정을 수행하였다. 시뮬레이션을 위한 확산 모델은 점결함의 생성과 재결합, BI 쌍의 생성, 보론의 활성화와 침전 현상 등을 고려하였다. FA+RTA 열처리가 RTA+FA 보다 면저항 측면의 접합 특성에서 우수한 결과를 나타내었고, 시뮬레이터에서도 동일한 결과를 나타내었다. 따라서 본 연구를 통하여 박막접합을 형성할 때 열적 효율성을 고려하면 제안된 확산 시뮬레이터와 FA+RTA 공정 방법의 유용성을 기대할 수 있다.

• 한국자기학회지
• /
• 제25권2호
• /
• pp.47-51
• /
• 2015

이 연구에서는 DC스퍼터링(DC Magnetron Sputtering)방식으로 제작 된 MgO 터널 장벽층을 갖는 자기터널접합을 급속 열처리 방식(Rapid Thermal Annealing)을 이용하여 열처리 공정 중의 구조적, 조성적 변화 및 스핀 수송 특성의 변화를 연구하였다. 본 연구를 통하여 급속 열처리 방식이 기존 일반적인 열처리 방식에 비하여 높은 터널링자기저항비를 얻을 수 있다는 것을 발견하였다. 또한, 열처리 시간의 단축을 통하여 Mn, Ta, Ru 등의 내부물질의 인접한 층으로의 확산을 억제할 수 있다는 것을 알 수 있었다. 유의미한 데이터를 수집하기 위하여 다양한 열처리 온도 조건과 시간조건에서 급속 열처리를 실시 한 후 자기 터널 접합의 전, 자기적 특성을 관찰하였다. 이러한 특성 변화는 향후 보다 우수하고 안정적인 자기적 특성과 열적 안정성을 갖는 자기터널접합 제작을 위해 다양하게 응용될 수 있다고 생각된다.

• Bulletin of the Korean Chemical Society
• /
• 제33권1호
• /
• pp.194-198
• /
• 2012

In this work, we studied the microstructural changes of ITO during the annealing process. ITO nanoparticles were prepared by the sol-gel method using indium tin hydroxide as the precursor. The prepared sample was investigated using TEM, powder XRD, XPS, DRIFT, and 2D correlation analysis. The O 1s XPS spectra suggested that the microstructural changes during the annealing process are closely correlated with the oxygen sites of the ITO nanoparticles. The temperature-dependent in situ DRIFT spectra suggested that In-OH in the terminal sites is firstly decomposed and, then, Sn-O-Sn is produced in the ITO nanoparticles during the thermal annealing process. Based on the 2D correlation analysis, we deduced the following sequence of events: 1483 (due to In-OH bending mode) ${\rightarrow}$ 2268, 2164 (due to In-OH stretching mode) ${\rightarrow}$ 1546 (due to overtones of Sn-O-Sn modes) ${\rightarrow}$ 1412 (due to overtones of Sn-O-Sn modes) $cm^{-1}$.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.633-636
• /
• 2003

본 논문에서는 ZnO를 사용한 다층 박막 SMR 소자의 공진 특성을 개선하기 위해서 실리콘 기판 상부에 형성된 W/SiO$_2$의 Bragg reflector를 thermal annealing한다. SMR 소자의 공진 특성은 Bragg reflector에 적응된 annealing 조건에 의존함을 관찰할 수 있었다. annealing을 하지 않은 Bragg reflector를 갖는 SMR 소자와 비교했을 경우, 40$0^{\circ}C$/30min의 조건으로 annealing된 Bragg reflector를 갖는 SMR 소자가 가장 훌륭한 공진특성을 나타내었다. 새롭게 제안된 annealing 공정은 W/SiO$_2$ 다층 박막 Bragg reflector를 갖는 SMR 소자의 공진 특성을 효과적으로 개선시키는데 있어 매우 유용할 것으로 보인다.

• Transactions on Electrical and Electronic Materials
• /
• 제9권4호
• /
• pp.137-142
• /
• 2008

The parasitic resistance is studied to silicon/metal contact junction for improving device performance and to lower contact/serial resistance silicide in natural sequence. In this paper constructs the stepwise Ni silicide process for parasitic resistance reduction for silicon/metal contact junction. We have investigated multi-step Ni silicide on SiGe substrate with stepwise annealing method as an alternative to compose more thermally reliable Ni silicide layer. Stepwise annealing for silicide formation is exposed to heating environment with $5^{\circ}C/sec$ for 10 seconds and a dwelling for both 10 and 30 seconds, and ramping-up and the dwelling was repeated until the final annealing temperature of $700\;^{\circ}C$ is achieved. Finally a direct comparison for single step and stepwise annealing process is obtained for 20 nm nickel silicide through stepwise annealing is $5.64\;{\Omega}/square$ at $600\;^{\circ}C$, and it is 42 % lower than that of as nickel sputtered. The proposed stepwise annealing for Ni silicidation can provide the least amount of NiSi at the interface of nickel silicide and silicon, and it provides lower resistance, higher thermal-stability, and superior morphology than other thermal treatment.

• 반도체디스플레이기술학회지
• /
• 제21권3호
• /
• pp.105-109
• /
• 2022

For the realization of higher reliable transition metal dichalcogenide layer, molybdenum disulfide was formed on sapphire substrate by direct current sputtering and subsequent rapid thermal annealing process. Unlike RF sputtered MoS₂ thin films, DC sputtered showed no irregular holes and protrusions after annealing process from scanning electron microscope images. From atomic force microscope results, it was possible to investigate that surface roughness of MoS₂ thin films were more dependent on DC sputtering power then annealing temperature. On the other hand, the Raman scattering spectra showed the dependency of significant E¹_2g and A¹_g peaks on annealing temperatures.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 춘계학술대회 논문집 반도체 재료 센서 박막재료 전자세라믹스
• /
• pp.9-12
• /
• 2004

This paper investigated the stability of Ta-Mo alloy on thin gate dielectric. Ta-Mo alloy was deposited by using co-sputtering process after thermal growing of 3.4nm and 4.2nm silicon dioxide. When the sputtering power of Ta and Mo were 100W and 70W, respectively, the suitable work function for NMOS gate electrode, 4.2eV, could obtain. To prove interface thermal stability of thin film gate dielectric and Ta-Mo alloy, rapid thermal annealing was performed at $600^{\circ}C$ and $700^{\circ}C$ for 10sec in Ar ambient. The results of interface reaction were surveyed by change of silicon dioxide thickness and work function after annealing process. Also, the reliability of alloy gate and gate dielectric could be confirmed by quantity of leakage current. Ta-Mo alloy was showed low sheet resistance and thermal stability, namely, little change of gate dielectric and work function, after $700^{\circ}C$ annealing process.

• 한국결정성장학회지
• /
• 제29권2호
• /
• pp.50-53
• /
• 2019

박막 태양전지에 주로 적용되는 다결정 규소층을 AIC(Aluminum Induced Crystallization) 공정을 이용하여 제조하였다. 결정립의 확대를 위하여 selective diffusion barrier 사용하였다. 이 diffusion barrier는 $Al_2O_3$ 막을 사용하였다. 공정시간의 단축을 위하여 열처리는 RTA(Rapid Thermal Annealing) 공정으로 진행하였다. 비정질 실리콘의 결정화는 XRD 측정을 통해 분석했다. 그 결과 $500^{\circ}C$에서 결정화되었으며, 결정 크기는 $15.9{\mu}m$로 계산되었다.