• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.405-409
• /
• 2009

본 논문에서는 LLR (Log-Likelihood Ratio) 근사화가 LDPC (Low-Density Parity Check) 복호기의 성능에 미치는 영향을 분석하였으며, 이를 통해 LDPC 복호기의 최적 설계조건을 도출하였다. LLR 합-곱 (LLR sum-product) LDPC 복호 알고리듬을 근사화시킨 최소합 알고리듬 (Min-Sum Algorithm; MSA)을 Matlab으로 모델링한 후, 시뮬레이션을 통해 근사화 비트 폭과 최대 반복 복호 횟수에 따른 비트오율 (BER) 성능을 분석하였다. 모델링된 LDPC 복호기는 IEEE 802.11n 표준에 제안된 블록길이 1,944비트, 부호화율 1/2인 패리티 검사 행렬을 사용하였으며, QPSK 변조와 백색 가우시안 잡음채널 하에서 시뮬레이션 하였다. LLR 근사화에 따른 비트오율 성능을 분석한 결과, LLR 비트 폭은 (7,5)이고 반복복호 횟수는 7인 경우에 비트오률 성능이 가장 우수함을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.771-774
• /
• 2010

본 논문에서는 WiMAX용 LDPC(Low-Density Parity Check) 복호기의 비트오율 성능 분석을 통해 최적 설계 사양을 도출하였다. LLR SPA(LLR Sum-Product Algorithm)을 근사화 시킨 최소합 알고리듬(Min-Sum Algorithm; MSA)을 Matlab으로 모델링한 후, 시뮬레이션을 통해 LLR 비트 폭과 최대 반복 복호 횟수에 따른 비트오율(Bit Error Rate; BER) 성능을 분석하였다. 모델링된 LDPC 복호기는 IEEE 802.16e 표준에 제안된 블록길이 2304, 부호화율 1/2인 PCM(Parity Check Matrix)을 사용하였으며, QPSK 변조와 백색 가우시안 잡음채널 하에서 시뮬레이션 하였다. 비트오율 성능을 분석한 결과, LLR 비트 폭은 (8,6)이고 반복 복호 횟수는 7인 경우에 비트오율 성능이 가장 우수함을 확인하였다.

• 한국정보통신학회논문지
• /
• 제14권4호
• /
• pp.939-947
• /
• 2010

IEEE 802.11n 무선 랜 표준의 채널 부호화 방법 중 하나인 LDPC(Low-Density Parity-Check) 부호는 오류정정 성능이 매우 우수하나 복호기 회로의 복잡도가 커서 복호성능과 하드웨어 복잡도 사이의 trade-off 관계를 고려한 설계가 중요하다. 본 논문에서는 최소합 알고리듬(Min-Sum Algorithm; MSA) 기반 LDPC 복호기에서 LLR(Log-Likelihood Ratio) 근사화가 복호성능에 미치는 영향을 분석하고, 이를 통해 LDPC 복호기의 최적 설계조건을 도출하였다. IEEE 802.11n 무선 랜 표준의 블록길이 1,944 비트, 부호화율 1/2의 LDPC 패리티 검사 행렬과 최소합 기반의 반복복호 알고리듬을 적용하여 LLR 근사화에 따른 비트오율(BER) 성능을 분석하였다. $BER=10^{-3}$에 대해 LLR 비트 폭 (6,4)와 (7,5)의 $E_b/N_o$는 0.62 dB의 차이를 보였으며, 최대 반복복호 횟수 6과 7에 대한 $E_b/N_o$의 차이는 약 0.3 dB로 나타났다. 시뮬레이션 결과로부터, LLR 근사화 비트 폭이 (7,5)이고 반복복호 횟수가 7인 경우에 가장 우수한 비트오율 성능을 나타내었다.

• 한국전자파학회논문지
• /
• 제17권7호
• /
• pp.615-622
• /
• 2006

DVB-S2 표준안에서는 다양한 부호화율과 그에 따른 다양한 변조 방식을 지원한다. 따라서 본 논문에서는 LDPC에 8 PSK 이상의 다치 변조 방식 적용을 위해 수신단에서 비트 분리 방법을 제시한다. 수신된 I, Q 심볼만을 이용하여 세 비트 이상의 비트를 분리하기 위한 LLR 방식에 기초를 하여 LLR 방식의 단점인 복잡도를 개선하기 위해 Euclidean, MAX, Sector 방식을 제시하였다.

• 한국통신학회논문지
• /
• 제32권3C호
• /
• pp.216-225
• /
• 2007

본 논문에서는 대표적인 반복 부호 알고리즘인 터보 부호, LDPC부호 TPC 등 세 가지 알고리즘에 대해 8PSK 이상의 다치 변조 방식 적용을 위해 수신단에서 비트 분리 방법을 제시한다. 수신된 I, Q 심볼만을 이용하여 세 비트 이상의 비트를 분리하기 위한 LLR 방식에 기초를 하여 LLR 방식의 단점인 복잡도를 개선하기 위해 Euclidean, MAX, Sector 방식을 제시하였으며, 세 가지 반복 부호에 대해 최적의 비트 분리 방법을 제시하였다.

• 한국정보통신학회논문지
• /
• 제12권9호
• /
• pp.1654-1665
• /
• 2008

본 논문에서는 대표적인 반복 부호 알고리즘인 터보 부호, LDPC부호 TPC 등 세 가지 알고리즘에 대해 8PSK 이상의 다치 변조 방식 적용을 위해 수신단에서 비트 분리 방법을 제시한다. 수신된 I, Q 심볼만을 이용하여 세 비트 이상의 비트를 분리하기 위한 LLR 방식에 기초를 하여 LLR 방식의 단점인 복잡도를 개선하기 위해 Euclidean, MAX, sector, center focusing 방식에 대해 검토하였으며, 세 가지 반복 부호에 대해 최적의 비트 분리 방법을 제시하였다. 또한 DVB-S2에 적용되는 double ring 구조의 16-APSK, 지상파 DMB에 적용되는 격자구조의 16-QAM 방식에 대해 최적의 비트 분리 방법을 제시하였다.

• 방송공학회논문지
• /
• 제27권1호
• /
• pp.146-149
• /
• 2022

본 레터는 Layered-Division-Multiplexing Multiple-Inputs-Multiple-Outputs ATSC 3.0 방송 시스템의 Core-Layer신호에 대한 저복잡도 Hybrid-Partial-Gaussian-Approximation(HPGA) 복호 기법들을 제안하고자 한다. 제안된 HPGA 기법들은 각 수신 안테나 신호의 Injection-Level 값에 따라 기존의 제안된 GA 및 PGA 기법들을 선택적으로 사용하여 기존의 PGA 기법에 비해 큰 성능 저하 없이 복호 복잡도를 크게 줄일 수 있는 장점을 갖는다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.92-100
• /
• 2009

본 논문은 LLR-BP 복호 알고리즘을 사용하는 LDPC 복호기의 하드웨어 구조 분석하고 효율적인 복호기의 설계 방법들을 제시하였다. 또한 설계 시 복호 성능 및 하드웨어 복잡도에 영향을 미칠 수 있는 다양한 설계 이슈들을 제시하고 복호 성능의 변화를 모의실험을 통하여 분석하였다. 오류확률을 전달하는 메시지의 양자화는 정수부 3비트, 소수부 4비트를 할당하였고, 복호 성능이 저하되지 않도록 사전정보에 정수부 2비트, 소수부 4비트를 할당하였으며 LUT로 구현되는 $\Psi$(x) 함수를 조합회로인 PWL 블록으로 대체하여 하드웨어 구조의 개선에 대해 논의하였다. 복호 시간을 단축하기 위하여 중첩 스케줄링을 적용하고, 각 복호기 구조 및 설계 변수들의 제한에 따른 하드웨어 자원을 비교함으로써, 하드웨어 복잡도를 분석하였다.

• 한국통신학회논문지
• /
• 제37A권10호
• /
• pp.841-849
• /
• 2012

본 논문은 max-log 근사화 하에서 연판정 최대 우도 (soft-output maximum-likelihood, soft-ML) 성능을 달성하기 위한 저복잡도 연판정 다중 안테나 (soft-output multiple-input multiple-output, soft-MIMO) 검출 알고리즘을 제안한다. 제안된 알고리즘은 병렬 트리-탐색 (parallel tree-search, PTS)을 기반으로 하며, 정렬 순서를 변경한 정렬된 QR 분해 (sorted-QR decomposition, SQRD)를 채널 순서화를 위해 적용한다. 비트별 로그-우도비 (log-likelihood ratio, LLR)를 계산하는 과정에서 발생할 수 있는 공집합 문제 (empty-set problem)는 탐색 레벨별로 추가적인 노드들을 삽입함으로써 해결한다. 제안된 노드 삽입 기법에서는 선택된 노드와 반대 비트 값을 가지면서 가장 가까운 노드만 삽입되기 때문에, 연산 복잡도 측면에서 상당히 효율적이다. 제안된 알고리즘의 연산 복잡도는 기존 알고리즘 대비 약 37-74% 수준이며, $4{\times}4$ 시스템에 대한 시뮬레이션 결과, 제안된 알고리즘은 soft-ML와 비교하여 0.1 dB 미만의 성능 저하를 보였다.