• 대한의용생체공학회:의공학회지
• /
• 제26권4호
• /
• pp.215-221
• /
• 2005

We describe the development of a prototype multi-channel electrical impedance tomography (EIT) system. The EIT system can be equipped with either a single-ended current source or a balanced current source. Each current source can inject current between any chosen pair of electrodes. In order to reduce the data acquisition time, we implemented multiple digital voltmeters simultaneously acquiring and demodulating voltage signals. Each voltmeter measures a differential voltage between a fixed pair of adjacent electrodes. All voltmeters are configured in a radially symmetric architecture to optimize the routing of wires and minimize cross-talks. To maximize the signal-to-noise ratio, we implemented techniques such as digital waveform generation, Howland current pump circuit with a generalized impedance converter, digital phase-sensitive demodulation, tri-axial cables with both grounded and driven shields, and others. The performance of the EIT system was evaluated in terms of common-mode rejection ratio, signal-to-noise ratio, and reciprocity error. Future design of a more innovative EIT system including battery operation, miniaturization, and wireless techniques is suggested.

• 전자공학회논문지
• /
• 제51권4호
• /
• pp.49-58
• /
• 2014

본 논문에서는 저전력 고속 모바일 I/O 인터페이스를 위한 저스윙 차동 니어-그라운드 시그널링 (NGS) 트랜시버를 소개한다. 제안하는 트랜스미터는 온-칩 레귤레이터로 정류된 프로그래머블한 스윙을 가지는 전압-모드 드라이버와 비대칭 상승/하강시간을 가지는 전단드라이버를 사용한다. 제안하는 리시버는 고주파이득을 신장시키는 피드-포워드 커패시터를 이용한 새로운 다중경로이득 차동앰프를 사용한다. 또한, 이 리시버는 가변적인 트랜스미터 출력스윙에 의한 입력 공통모드 변화를 보상하며, 리시버 입력단 증폭기의 전류 미스매치를 최소화하기 위하여 새로운 적응형 바이어스 생성기를 포함한다. 트랜스미터와 리시버에 적용된 새로운 간단하고 효과적인 임피던스 매칭 기술들의 사용으로 우수한 시그널 인테그리티와 높은 파워 효율을 이뤄냈다. 65 nm CMOS 공정으로 설계된 제안하는 트랜시버는 10 cm 길이의 FR4 PCB에서 채널당 13 Gbps의 전송속도와 0.3 pJ/bit (= 0.3 mW/Gbps)의 높은 파워 효율을 갖는다.

• 전자공학회논문지
• /
• 제52권2호
• /
• pp.89-96
• /
• 2015

본 논문에서는 휴대용 기기를 위한 고효율 삼중 모드 부스트 변환기를 나타낸다. 제안하는 부스트 변환기는 펄스폭변조 방식를 사용하며 부하 전류에 따라 펄스 스키핑 모드 (Pulse Skipping Mode, PSM), 불연속 전류 모드(Discontinuous Conduction Mode, DCM) 및 연속 전류 모드 (Continuous Conduction Mode, CCM)의 세 가지 동작 모드를 갖는 것을 특징으로 한다. 또한, 전류 불연속 모드에서 역 전류 흐름 및 인덕터의 공진에 의한 발진 현상을 효과적으로 방지하기 위해 발진 억제기 (Ringing suppressor)를 적용하여 효율을 극대화 시켰다. 제안하는 부스트 변환기는 동부 $0.18{\mu}m$ BCD 공정을 사용하여 구현되었다. 단일 셀 리튬-이온 배터리로부터 2.5V-4.2V의 가변 입력전압을 받아서 4.8V의 고정 전압을 출력하며 최대 300mA의 부하전류를 공급할 수 있다. 이 때 최대 리플 전압은 3.1mV이며, 연속 전류 모드에서 92%, 불연속 전류 모드에서 87% 이상의 높은 효율을 나타낸다. 또한, 펄스 스키핑 모드를 통해 적은 부하전류 조건하에서도 60% 이상의 효율을 가지며 모드 변경 구간에서의 효율 감소가 최소화되는 것을 특징으로 한다.

• ETRI Journal
• /
• 제36권3호
• /
• pp.352-360
• /
• 2014

This paper presents a 900 MHz zero-IF RF transceiver for IEEE 802.15.4g Smart Utility Networks OFDM systems. The proposed RF transceiver comprises an RF front end, a Tx baseband analog circuit, an Rx baseband analog circuit, and a ${\Delta}{\Sigma}$ fractional-N frequency synthesizer. In the RF front end, re-use of a matching network reduces the chip size of the RF transceiver. Since a T/Rx switch is implemented only at the input of the low noise amplifier, the driver amplifier can deliver its output power to an antenna without any signal loss; thus, leading to a low dc power consumption. The proposed current-driven passive mixer in Rx and voltage-mode passive mixer in Tx can mitigate the IQ crosstalk problem, while maintaining 50% duty-cycle in local oscillator clocks. The overall Rx-baseband circuits can provide a voltage gain of 70 dB with a 1 dB gain control step. The proposed RF transceiver is implemented in a $0.18{\mu}$ CMOS technology and consumes 37 mA in Tx mode and 38 mA in Rx mode from a 1.8 V supply voltage. The fabricated chip shows a Tx average power of -2 dBm, a sensitivity level of -103 dBm at 100 Kbps with PER < 1%, an Rx input $P_{1dB}$ of -11 dBm, and an Rx input IP3 of -2.3 dBm.

• Journal of Power Electronics
• /
• 제14권3호
• /
• pp.444-457
• /
• 2014

This paper presents the design and realization of a digital PV simulator with a Push-Pull Forward (PPF) circuit based on the principle of modular hardware and configurable software. A PPF circuit is chosen as the main circuit to restrain the magnetic biasing of the core for a DC-DC converter and to reduce the spike of the turn-off voltage across every switch. Control and I/O interface based on a personal computer (PC) and multifunction data acquisition card, can conveniently achieve the data acquisition and configuration of the control algorithm and interface due to the abundant software resources of computers. In addition, the control program developed in Matlab/Simulink can conveniently construct and adjust both the models and parameters. It can also run in real-time under the external mode of Simulink by loading the modules of the Real-Time Windows Target. The mathematic models of the Push-Pull Forward circuit and the digital PV simulator are established in this paper by the state-space averaging method. The pole-zero cancellation technique is employed and then its controller parameters are systematically designed based on the performance analysis of the root loci of the closed current loop with $k_i$ and $R_L$ as variables. A fuzzy PI controller based on the Takagi-Sugeno fuzzy model is applied to regulate the controller parameters self-adaptively according to the change of $R_L$ and the operating point of the PV simulator to match the controller parameters with $R_L$. The stationary and dynamic performances of the PV simulator are tested by experiments, and the experimental results show that the PV simulator has the merits of a wide effective working range, high steady-state accuracy and good dynamic performances.

• 대한전자공학회논문지SD
• /
• 제42권5호
• /
• pp.31-38
• /
• 2005

본 논문에서는, UTMI호환 USB2.0 PHY 칩의 구조와 세부 설계 내용 전반에 대하여 기술하였다. 노이즈 채널 환경에서, 수신데이터의 유효성을 판단하기 위한 방법으로 squelch 상태 검출 회로 및 전류모드 슈미트-트리거 회로를 설계하였으며, 레플리카 바이어스 회로를 사용한 온칩 종단(ODT) 회로와, 480Mbps 데이터 송신을 위한 전류모드 차동 출력 구동회로를 설계하였다. 또한, 플레시오크로너스 클럭킹 방식을 사용하는 USB 시스템에서, 송수신단 사이의 주파수 차이를 보상하기 위하여, 클럭데이터 복원회로와 FIFO를 사용한 동기화 회로를 설계하였다. 네트웍 분석기를 이용한 손실전송선(W-model) 모델 파라미터를 측정을 통해 추출하였으며, 설계를 위한 시뮬레이션 과정에 활용하였다. 설계된 칩은 0.25um CMOS 공정으로 제작하였으며, 이에 대한 측정 결과를 제시하였다. IO패드를 제외한 칩의 코어 면적은 $0.91{\times}1.82mm^2$ 이었고, 2.5V 전원전압에서 전체 전력소모량은, 480MHz 동작 시 245mW, 12MHz 동작 시 150mW로 시뮬레이션 되었다.

• 한국전자통신학회논문지
• /
• 제14권2호
• /
• pp.309-316
• /
• 2019

본 논문은 로컬 클록 왜곡을 보상하는 낮은 지터 성능의 지연 고정 루프를 제시한다. 제안된 DLL은 위상 스플리터, 위상 검출기(PD), 차지 펌프, 바이어스 생성기, 전압 제어 지연 라인(Voltage Controlled Delay Line) 및 레벨 변환기로 구성된다. VCDL(: Voltage Controlled Delay Line)은 CML(: Current Mode Logic)을 사용하는 자체 바이어스 지연 셀을 사용하여 온도에 민감하지 않고 잡음을 공급한다. 위상 스플리터는 VCDL의 차동 입력으로 사용되는 두 개의 기준 클록을 생성한다. 제안된 회로의 PD는 CML에 비해 적은 전력을 소비하는 CMOS 로직을 사용하기 때문에 PD는 위상 스플리터의 유일한 단일 클록을 사용한다. 따라서 VCDL의 출력은 로컬 클록 분배 회로뿐만 아니라 PD에 사용되므로 레벨 변환기에 의해 레일-투-레일 신호로 변환된다. 제안된 회로는 $0.13{\mu}m\;CMOS$ 공정으로 설계되었으며, 주파수가 1GHz인 클록이 외부에서 인가된다. 약 19 사이클 후에 제안된 DLL은 잠금이 되며, 클록의 지터는 1.05ps이다.

• Korean Chemical Engineering Research
• /
• 제60권3호
• /
• pp.363-370
• /
• 2022

본 논문에서는 전기자동차용 배터리 충/방전 상태 추정의 정확도를 개선하기 위해 칼만 필터(Kalman Filter, KF) 알고리즘과 등가회로모델(Equivalent Circuit Model)을 활용한 State Of Charge (SOC) 추정 방법을 적용하였다. 특히 노화된 배터리 용량을 함께 추정 가능한 관측기(observer)를 설계하였다. 우선 노화가 없는 경우, 칼만 필터를 이용하여 SOC를 단일 추정하면, 관측기 없이 모델로 계산된 경우와 비교하여 평균 절대 오차율이 1.43%(관측기 미사용)에서 0.27%(관측기 사용)로 감소하였다. 차량 주행상태에서는 전류가 고정되지 않아 SOC와 배터리 용량을 모두 추정하는 것에 일반적인 KF 혹은 Extended KF 알고리즘을 이용할 수 없다. 배터리 노화에 의한 용량 변화는 단시간에 일어나지는 않다는 점에 착안하여, 충전 시 배터리 용량 추정을 주기적으로 실시하는 전략을 제시하였다. 충전 모드에서는 일정 구간마다 전류가 고정되기에, 해당 상황에서 배터리 노화 용량을 SOC와 함께 추정 전략을 제시하였다. 전류가 고정된 상태에서 SOC 추정의 평균 절대 오차율은 0.54% 였으며, 용량 추정의 평균 절대 오차율은 2.24%로 나타났다. 충전상태에서 전류가 고정됨으로 일반적인 EKF를 활용하여 배터리 용량과 SOC 동시 추정이 가능하도록 하였다. 이를 통하여 배터리 충전 시 주기적인 배터리 용량 보정을 수행할 수 있다. 그리고, 방전 시에는 해당 용량으로 고정한 채 SOC를 추정하는, 배터리 관리 시스템에서 활용 가능한 추정 알고리즘을 제안하였다.

• 한국산업융합학회 논문집
• /
• 제23권5호
• /
• pp.853-863
• /
• 2020

As the battery ages, the internal resistance of the battery increases, so the loss due to the internal resistance increases at the same charging current, causing the battery temperature to rise, which further accelerates battery aging. Therefore, it is necessary to optimize the charging conditions according to the aging of the battery or the current charge amount, and to accurately estimate this, estimation of the parameters of the equivalent circuit is most important. This paper proposes a new measurement technique that can measure the internal resistance of a battery by analyzing a specific high frequency voltage and current applied to the battery. In addition, in order to test the validity of the proposed measurement technique, the current charging amount was estimated based on the measured internal resistance, and the terminal voltage of the constant current charging mode was automatically set and operated. As a result, good results were obtained regardless of the battery voltage. If this equipment is installed in the charging device, it is believed that it will be of great help in the stability management of the aging reusable battery.

• Journal of Power Electronics
• /
• 제18권2호
• /
• pp.640-650
• /
• 2018

A TRIAC dimmable LED driver with a wide tuning range and a two-stage uniform dimming scheme is proposed in this paper. To solve the restricted dimming range problem caused by the limited conduction ratio of TRIAC dimmers, a conduction ratio compensation technique is introduced, which can increase the output current up to the rated output current when the TRIAC dimmer turns to the maximum conduction ratio. For further optimization, a two-stage uniform dimming diagram with a rapid dimming curve and a slow dimming curve is designed to make the LED driver regulated visually uniform in the whole adjustable range of the TRIAC dimmer. The proposed control chip is fabricated in a TSMC $0.35{\mu}m$ 5V/650V CMOS/LDMOS process, and verified on a 21V/500mA circuit prototype. The test results show that, in the 90V/60Hz~132V/60Hz ac input range, the voltage linear regulation is 2.6%, the power factor is 99.5% and the efficiency is 83%. Moreover, in the dimming mode, the dimming rate is less than 1% when the maximum dimming current is 516mA and the minimum dimming current is only about 5mA.