Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A UTMI-Compatible USB2.0 Transceiver Chip Design

UTMI 표준에 부합하는 USB2.0 송수신기 칩 설계

  • 남장진 (포항공과대학교 초고속 CMOS 집적회로 연구실) ;
  • 김봉진 (포항공과대학교 초고속 CMOS 집적회로 연구실) ;
  • 박홍준 (포항공과대학교 초고속 CMOS 집적회로 연구실)
  • Published : 2005.05.01
Download PDF
⟨ Previous Next ⟩

Abstract

The architecture and the implementation details of a UTMI(USB2.0 Transceiver Macrocell Interface) compatible USB2.0 transceiver chip were presented. To confirm the validation of the incoming data in noisy channel environment, a squelch state detector and a current mode Schmitt-trigger circuit were proposed. A current mode output driver to transmit 480Mbps data on the USB cable was designed and an on-die termination(ODT) which is controlled by a replica bias circuit was presented. In the USB system using plesiochronous clocking, to compensate for the frequency difference between a transmitter and a receiver, a synchronizer using clock data recovery circuit and FIFO was designed. The USB cable was modeled as the lossy transmission line model(W model) for circuit simulation by using a network analyzer measurements. The USB2.0 PHY chip was implemented by using 0.25um CMOS process and test results were presented. The core area excluding the IO pads was $0.91{\times}1.82mm^2$. The power consumptions at the supply voltage of 2.5V were 245mW and 150mW for high-speed and full-speed operations, respectively.

본 논문에서는, UTMI호환 USB2.0 PHY 칩의 구조와 세부 설계 내용 전반에 대하여 기술하였다. 노이즈 채널 환경에서, 수신데이터의 유효성을 판단하기 위한 방법으로 squelch 상태 검출 회로 및 전류모드 슈미트-트리거 회로를 설계하였으며, 레플리카 바이어스 회로를 사용한 온칩 종단(ODT) 회로와, 480Mbps 데이터 송신을 위한 전류모드 차동 출력 구동회로를 설계하였다. 또한, 플레시오크로너스 클럭킹 방식을 사용하는 USB 시스템에서, 송수신단 사이의 주파수 차이를 보상하기 위하여, 클럭데이터 복원회로와 FIFO를 사용한 동기화 회로를 설계하였다. 네트웍 분석기를 이용한 손실전송선(W-model) 모델 파라미터를 측정을 통해 추출하였으며, 설계를 위한 시뮬레이션 과정에 활용하였다. 설계된 칩은 0.25um CMOS 공정으로 제작하였으며, 이에 대한 측정 결과를 제시하였다. IO패드를 제외한 칩의 코어 면적은 $0.91{\times}1.82mm^2$ 이었고, 2.5V 전원전압에서 전체 전력소모량은, 480MHz 동작 시 245mW, 12MHz 동작 시 150mW로 시뮬레이션 되었다.

Keywords

References

  1. USB 2.0 Transceiver Macrocell Interface Specication Revision 1.03, Aug.4, 2000
  2. Universal serial bus specifcation, Revision 2.0, April 27, 2000
  3. J. J. Nam, Y. J. Kim, and H. J. Park, 'A UTMI-Compatible Physical-Layer USB2.0 Transceiver Chip,' Proc. IEEE SOC Conference. Sep, 2003 https://doi.org/10.1109/SOC.2003.1241532
  4. Universal serial bus specification, Revision 1.x, Sept.23, 1998
  5. Z. Wang, 'CMOS Current Schmitt Trigger With Fully Adjustable Hysteresis,' Electronic Letters, Vol.25, No.6, pp.397 -398, March 1989 https://doi.org/10.1049/el:19890273
  6. Yusuke Ota, 'High speed, Burst mode, Packet capable Optical receiver and Instantaneous Clock recovery for Optical Bus Operation,' Journal of Lightwave technology, Vo1.12, No.2, Feb. 1994 https://doi.org/10.1109/50.350582
  7. A. E. Dunlop, '150/30 Mb/s CMOS nonoversampled clock and data recovery circuits with instantaneous locking and jitter rejection,' in Proc. ISSCC95, Vol.WP2.7, pp.4445, Feb. 1995
  8. M. Nakamura, 'A 156 Mb/s CMOS clock recovery circuit for burst-mode transmission,' IEICE Trans. Fundamentals, Vol.E80-A, pp.296302, Feb. 1997
  9. T. Chelcea, 'A Low-Latency FIFO for Mixed-Clock Systems,' VISI, 2000. Proceedings. IEEE Computer Society Workshop, 2000 https://doi.org/10.1109/IWV.2000.844540