• 제목/요약/키워드: 코아 테스트

검색결과 13건 처리시간 0.019초

코아 테스트 스케듈링에 관한 연구 (A Study of Core Test Scheduling for SOC)

  • 최동춘;민형복;김인수
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
    • /
    • pp.208-210
    • /
    • 2003
  • 본 논문은 SOC 내에 존재하는 코아들을 테스트하는 과정에서 개별 코아들의 테스트 조건을 기반으로 한 스케듈링을 통해 최적의 Test ing time을 구하는 연구이다. SOC 내에 존재하는 코아들은 주어지는 TAM(Test Access Mechanism) Width에 따라 각코아들의 Width가 달라지고, 최대 Width에서 최소 Width(1)까지 각 Width 별로 Testing time을 계산할 수 있다. 코아들의 각 Width 별 Testing time을 기존의 Rectangle Packing Algorithm을 수정, 보완하여 효율적으로 구성한 수정 Rectangle Packing Algorithm에 적응하여 최적의 Testing time을 구하는 것이 본 논문의 목적이다.

  • PDF

계층적 SoC테스트 접근을 위한 플래그 기반 코아 연결 모듈의 설계 (A Design of Flag Based Wrapped Core Linking Module for Hierarchical SoC Test Access)

  • 송재훈;박성주;전창호
    • 대한전자공학회논문지SD
    • /
    • 제40권1호
    • /
    • pp.52-60
    • /
    • 2003
  • IEEE 1149.1 경계스캔 IP 코아로 설계된 시스템 칩(SoC)을 테스트하기 위하여 각 코아 간의 다양한 연결을 가능하게 하는 설계 기술이 IBM과 TI 등에서 제안되었다. 본 논문은 기존에 제안된 방식의 문제점을 분석하고 IEEE 1149.1 경계스캔 뿐만 아니라 IEEE P1500 래퍼 코아가 포함된 시스템 칩에서 사용할 수 있는 새로운 구조를 제안한다. 본 설계 기술은 최소한의 추가영역으로 코아의 설계변경 없이 IEEE표 1149.1 표준과 호환성을 유지하면서 확장성을 갖고 계층적으로 테스트 접근을 할 수 있다는 장점이 있다.

재구성 가능한 시스템 칩 테스트 제어기술의 개발 (Development of Simple Reconfigurable Access Mechanism for SoC Testing)

  • 김태식;민병우;박성주
    • 대한전자공학회논문지SD
    • /
    • 제41권8호
    • /
    • pp.9-16
    • /
    • 2004
  • 여러 개의 IP 코아로 구성된 SoC(System-on-a-Chip)를 위해, 테스트 래퍼와 스캔 체인의 다양한 연결구성이 가능한 테스트 기술이 제안되고 있다. 본 논문에서는, 테스트 래퍼와 스캔 체인을 효과적으로 재구성하며 테스트 할 수 있는 새로운 SoC 테스트 접근 기법을 소개한다. IEEE 1149.1 및 P1500 기반의 테스트 래퍼를 위해 테스트 래퍼 제어기인 WCLM(Wrapped Core Linking Module)과, WCLM과 맞물려 코아 내부의 스캔 체인에 효과적으로 접근 가능한 TAM(Test Access Mechnism) 구조를 제안한다.

계층적 SoC 테스트 접근을 위한 명령어 기반 코아 연결 모듈의 설계 (A Design of Instruction Based Wrapped Core Linking Module for Hierarchical SoC Test Access)

  • 이현빈;박성주
    • 대한전기학회논문지:시스템및제어부문D
    • /
    • 제52권3호
    • /
    • pp.156-162
    • /
    • 2003
  • For a System-on-a-Chip(SoC) comprised of multiple IP cores, various design techniques have been proposed to provide diverse test link configurations. In this paper, we introduce a new instruction based Wrapped Core Linking Module(WCLM) that enables systematic integration of IEEE 1149.1 TAP'd cotes and P1500 wrapped cores with requiring least amount of area overhead compared with other state-of-art techniques. The design preserves compatibility with standards and scalability for hierarchical access.

다중 시스템 클럭과 이종 코아를 가진 시스템 온 칩을 위한 연결선 지연 고장 테스트 제어기 (At-speed Interconnect Test Controller for SoC with Multiple System Clocks and Heterogeneous Cores)

  • 장연실;이현빈;신현철;박성주
    • 대한전자공학회논문지SD
    • /
    • 제42권5호
    • /
    • pp.39-46
    • /
    • 2005
  • 본 논문은 SoC 상에서 정적인 고장 뿐 아니라 동적인 고장도 점검하고 진단할 수 있는 새로운 At-speed Interconnect Test Controller (ASITC)를 소개한다. SoC는 IEEE 1149.1과 P1500 래퍼의 코아들로 구성되고 다중 시스템 클럭에 의해 동작될 수 있으며, 이러한 복잡한 SoC를 테스트하기 위해 P1500 래퍼의 코아를 위한 인터페이스 모듈과 update부터 capture까지 1 시스템 클럭으로 연결선의 지연 고장을 점검할 수 있는 ASITC를 설계하였다. 제안한 ASITC는 FPGA로 구현하여 기능검증을 하였으며 기존의 방식에 비해 테스트 방법이 쉽고, 면적의 오버헤드가 적다는 장점이 있다.

Crosstalk과 정적 고장을 고려한 효과적인 연결선 테스트 알고리즘 및 BIST 구현 (Efficient Interconnect Test Patterns and BIST Implementation for Crosstalk and Static Faults)

  • 민병우;이현빈;송재훈;박성주
    • 대한전자공학회논문지SD
    • /
    • 제42권7호
    • /
    • pp.37-44
    • /
    • 2005
  • 본 논문은 보드 또는 SoC 상에서 코아와 코아 사이의 연결선 고장 점검을 위한 효과적인 테스트 패턴 알고리즘과 테스트 패턴 생성기를 소개한다. 연결선 고장 모델 분석을 통해 crosstalk과 정적인 고장을 100$\%$ 점검할 수 있는 6n 패턴 알고리즘을 소개한다 보다 적은 4n+1 개의 패턴으로 100\$\%$에 가까운 고장 점검율을 얻으면서 crosstalk 뿐 아니라 정적고장의 검출 및 진단도 가능한 알고리즘을 제안하고, 효과적인 BIST구현 기술에 대하여 소개한다.

SoC 테스트를 위한 테스트 데이터 압축 (Test Data Compression for SoC Testing)

  • 김윤홍
    • 한국산학기술학회논문지
    • /
    • 제5권6호
    • /
    • pp.515-520
    • /
    • 2004
  • 코아(core) 기반의 SoC(System-on-Chip) 설계는 테스트에 관련된 많은 어려운 문제를 일으키고 있다. 그 중에서 방대한 분량의 테스트 데이터와 긴 테스트 패턴 인가시간은 SoC 테스트에서의 2가지 주요 문제로 떠오르고 있다. 많은 양의 테스트 데이터에 대한 저장공간과 인가시간을 줄이기 위한 방안으로서 테스트 벡터들의 반복되는 성질을 이용하여 최대한 효율적으로 압축하는 다양한 방법들이 제시되었다. 본 논문에서는 SoC 테스트를 위한 효율적인 테스트 데이터 압축 방법을 제안한다. 제안된 방법은 테스트 벡터 집합을 분할하고 최대한 반복되는 공통부분을 제거함으로써 테스트 데이터를 압축한다. 이 압축방법은 O(n2)의 시간복잡도를 가지며, 간단한 디코딩 하드웨어를 사용한다. 여기서 n은 테스트 벡터 수이다. 제안된 압축방법은 빠르고 쉬운 디코딩을 함께 사용하여 기존의 복잡한 소프트웨어 방식의 압축방법에 견줄만한 수준의 효율성을 보여준다.

  • PDF

IEEE 1500 래퍼를 이용한 효과적인 AMBA 기반 시스템-온-칩 코아 테스트 (Efficient AMBA Based System-on-a-chip Core Test With IEEE 1500 Wrapper)

  • 이현빈;한주희;김병진;박성주
    • 대한전자공학회논문지SD
    • /
    • 제45권2호
    • /
    • pp.61-68
    • /
    • 2008
  • 본 논문에서는 Advanced Microcontroller Bus Architecture(AMBA) 기반 System-on-Chip(SoC) 테스트를 위한 임베디드 코어 테스트 래퍼를 제시한다. IEEE 1500 과의 호환성을 유지하면서 ARM의 Test Interface Controller(TIC)로도 테스트가 가능한 테스트 래퍼를 설계한다. IEEE 1500 래퍼의 입출력 경계 레지스터를 테스트 패턴 입력과 테스트 결과 출력을 저장하는 임시 레지스터로 활용하고 변형된 테스트 절차를 적용함으로써 Scan In과 Scan Out 뿐만 아니라 PI 인가와 PO 관측도 병행하도록 하여 테스트 시간을 단축시킨다.

스캔 설계된 AES 코아의 효과적인 비밀 키 보호 기술 (An Efficient Secrete Key Protection Technique of Scan-designed AES Core)

  • 송재훈;정태진;정혜란;김화영;박성주
    • 대한전자공학회논문지SD
    • /
    • 제47권2호
    • /
    • pp.77-86
    • /
    • 2010
  • 본 논문은 Advanced Encryption Standard(AES) 암호화 코아가 내장된 System-on-a-Chip(SoC)의 스캔 기반 사이드 채널 공격에 의해 발생될 수 있는 비밀 키 정보 누출 방지를 위한 효과적인 스캔 설계 기술을 제안한다. 본 논문에서 제안하는 시큐어 스캔 설계 기술은 IEEE 1149.1의 명령어 방식을 사용하여 거짓 키를 이용한 테스트를 진행한다. 또한 어플리케이션에 최적화 되어있는 암호화 IP 코아를 수정하지 않고 적용을 할 수 있다. SoC상의 IEEE 1149.1 제어기 표준을 유지하며 기존 방식에 비해 낮은 면적오버헤드 및 전력 소모량을 갖는 기술을 제안한다.

칩 및 코아간 연결선의 지연 고장 테스트 (Delay Fault Test for Interconnection on Boards and SoCs)

  • 이현빈;김두영;한주희;박성주
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제34권2호
    • /
    • pp.84-92
    • /
    • 2007
  • 본 논문은, IEEE 1149.1 및 IEEE P1500 기반의 보드 및 SoC의 연결선 지연 고장 테스트를 위한 회로 및 테스트 방법을 제안한다. IDFT 모드 시, 출력 셀의 Update와 입력 셀의 Capture가 한 시스템 클럭 간격 내에 이루어지도록 하는 시스템 클럭 상승 모서리 발생기를 구현한다. 이 회로를 이용함으로써, 단일 시스템 클럭 뿐만 아니라 다중 시스템 클럭을 사용하는 보드 및 SoC의 여러 연결선의 지연고장 테스트를 쉽게 할 수 있다. 기존의 방식에 비해 면적 오버헤드가 적고 경계 셀 및 TAP의 수정이 필요 없으며, 테스트 절차도 간단하다는 장점을 가진다.