Journal of KIISE:Computer Systems and Theory (한국정보과학회논문지:시스템및이론)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

Delay Fault Test for Interconnection on Boards and SoCs

칩 및 코아간 연결선의 지연 고장 테스트

  • 이현빈 (한양대학교 컴퓨터공학과) ;
  • 김두영 (한양대학교 컴퓨터공학과) ;
  • 한주희 (한양대학교 컴퓨터공학과) ;
  • 박성주 (한양대학교 컴퓨터공학과)
  • Published : 2007.02.28
Download PDF
⟨ Previous Next ⟩

Abstract

This paper proposes an interconnect delay fault test (IDFT) solution on boards and SoCs based on IEEE 1149.1 and IEEE P1500. A new IDFT system clock rising edge generator which forces output boundary scan cells to update test data at the rising edge of system clock and input boundary scan cells to capture the test data at the next rising edge of the system clock is introduced. Using this proposed circuit, IDFT for interconnects synchronized to different system clocks in frequency can be achieved efficiently. Moreover, the proposed IDFT technique does not require any modification of the boundary scan cells or the standard TAP controller and simplifies the test procedure and reduces the area overhead.

본 논문은, IEEE 1149.1 및 IEEE P1500 기반의 보드 및 SoC의 연결선 지연 고장 테스트를 위한 회로 및 테스트 방법을 제안한다. IDFT 모드 시, 출력 셀의 Update와 입력 셀의 Capture가 한 시스템 클럭 간격 내에 이루어지도록 하는 시스템 클럭 상승 모서리 발생기를 구현한다. 이 회로를 이용함으로써, 단일 시스템 클럭 뿐만 아니라 다중 시스템 클럭을 사용하는 보드 및 SoC의 여러 연결선의 지연고장 테스트를 쉽게 할 수 있다. 기존의 방식에 비해 면적 오버헤드가 적고 경계 셀 및 TAP의 수정이 필요 없으며, 테스트 절차도 간단하다는 장점을 가진다.

Keywords

References

  1. IEEE Computer Society, 'IEEE Standard Test Access Port and Boundary Scan Architecture,' Jun. 2001
  2. IEEE Computer Society, 'IEEE Standard Testability Method for Embedded Core-based Integrated Circuits,' Aug. 2005
  3. P. Gillis, F. Woytowich, K. McCauley, and U. Baur, 'Delay Test of Chip Vas using Lssd Boundary Scan,' Proceedings of IEEE International Test Conference, pp.83-90, 1998
  4. K. Lofstrom, 'Early Capture for Boundary Scan Timing Measurements,' Proceedings of IEEE International Test Conference, pp.417 -422, 1996
  5. J. Shin, H. Kim and S. Kang, 'At-speed Boundary-Scan Interconnect Testing in a Board with Multiple System Clocks,' Proceedings of Design, Automation and Test in Europe Conf., pp. 473-477, 1999
  6. Y. Wu and P. Soong, 'Interconnect Delay Fault Testing with IEEE 1149.1,' Proceedings of IEEE International Test Conference, pp.449-457, 1999
  7. S. Park and T. Kim, 'A New IEEE 1149.1 Boundary Scan Design for The Detection of Delay Defects,' Proceedings of Design, Automation and Test in Europe Conference, pp.458-462, 2000
  8. Q. XU, N. Nicolici, 'Wrapper Design for Multifrequency IP Cores,' IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol.13, pp.678-685, Jun. 2005 https://doi.org/10.1109/TVLSI.2005.848811
  9. E. J. Marnissen, R. Kapur, and Y. Zorian, 'On Using IEEE P1500 SECT for Test Plug-n-Play,' Proceedings of IEEE International Test Conference, pp.770-777, 2000
  10. B. I. Dervisoglu, 'A Unified DFT Architecture for use with IEEE 1149.1 and VSIA/IEEE P1500 Compliant Test Access Controllers,' Proceedings of Design Automation Conference, pp.53-58, 2001
  11. L. Whetsel, 'Inevitable Use of TAP Domains in SOCs,' Proceedings of IEEE International Test Conference, p.1191, 2002
  12. J. Song and S. Park, 'A Simple Wrapped Core Linking Module for SoC Test Access,' Proceedings of the 11th Asian Test Symposium, pp.344-349, 2002
  13. L.. Whetsel, 'An IEEE 1149.1 Based Test Access Architecture for ICs with Embedded Cores,' Proceedings of IEEE International Test Conference, pp.69-78, 1997