• 제목/요약/키워드: low power mode

검색결과 1,107건 처리시간 0.024초

고성능 디스플레이 응용을 위한 8b 240 MS/s 1.36 ㎟ 104 mW 0.18 um CMOS ADC (An 8b 240 MS/s 1.36 ㎟ 104 mW 0.18 um CMOS ADC for High-Performance Display Applications)

  • 이경훈;김세원;조영재;문경준;지용;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제42권1호
    • /
    • pp.47-55
    • /
    • 2005
  • 본 논문에서는 각종 고성능 디스플레이 등 주로 고속에서 저전력과 소면적을 동시에 요구하는 시스템 응용을 위한 임베디드 코어 셀로서의 8b 240 MS/s CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 아날로그 입력, 디지털 출력 및 전원을 제외한 나머지 모든 신호는 칩 내부에서 발생시켰으며, 본 설계에서 요구하는 240 MS/s 사양에서 면적 및 전력을 동시에 최적화하기 위해 2단 파이프라인 구조를 사용하였다. 특히 입력 단에서 높은 입력 신호 대역폭을 얻기 위해 개선된 부트스트래핑기법을 제안함과 동시에 잡음 성능을 향상시키기 위해 제안하는 온-칩 전류/전압 발생기를 온-칩 RC 저대역 필터와 함께 칩 내부에 집적하였으며, 휴대 응용을 위한 저전력 비동작 모드 등 각종 회로 설계 기법을 적절히 응용하였다. 제안하는 시제품 ADC는 듀얼모드 입력을 처리하는 DVD 시스템의 핵심 코어 셀로 집적되었으며, 성능 검증을 위해 0.18um CMOS 공정으로 별도로 제작되었고, 측정된 DNL과 INL은 각각 0.49 LSB, 0.69 LSB 수준을 보여준다. 또한, 시제품측정 결과 240 MS/s 샘플링 속도에서 최대 53 dB의 SFDR을 얻을 수 있었고, 입력 주파수가 Nyquist 입력인 120 MHz까지 증가하는 동안 38 dB 이상의 SNDR과 50 dB 이상의 SFDR을 유지하였다. 시제품 ADC의 칩 면적은 1.36 ㎟이며, 240 MS/s 에서 측정된 전력 소모는 104 mW이다.

PFC 컨버터와 DTC를 이용한 BLDC 모터의 구동 시스템 구현 (Implementation of the BLDC Motor Drive System using PFC converter and DTC)

  • 양오
    • 전자공학회논문지SC
    • /
    • 제44권5호
    • /
    • pp.62-70
    • /
    • 2007
  • 본 논문에서는 일정 토크영역에서 승압형 PFC 컨버터와 직접토크제어(DTC) 방법을 사용하여 BLDC 모터의 구동 시스템을 DSP(TMS320F2812)로 구현하였다. 기존의 6단계 PWM 전류제어와 달리 미리 정한 샘플시간 마다 간단한 look-up 표로부터 2상 도통 모드에 대한 인버터의 전압 상태 벡터를 설정함으로써 원하는 전류파형을 만들었으며 이로부터 기존의 전류제어기보다 훨씬 빠른 토크 응답특성을 얻을 수 있었다. 또한 BLDC 모터의 비 이상적인 사다리형 역기전력에 의해 발생되는 저주파 토크변동을 저감하기 위하여 위치 loop-up 표를 사용하였다. 아울러 역률을 보정하기 위해 승압형 PFC 컨버터를 구성하였고 이 때 전파 정류된 입력전압과 출력전압, 인덕터의 전류에 의해 평균전류모드 제어 방식으로 80 kHz마다 PWM 듀티(duty)가 조절 되도록 하였다. 이와 같이 복잡한 제어 알고리즘은 초고속 DSP의 출현으로 PFC와 DTC 알고리즘이 동시에 제어가 가능하며, 본 논문에서는 DTC 알고리즘을 구현할 때 DSP의 일반 범용의 출력포트를 사용하여 구현하였고 단지 PFC에서만 1개의 PWM을 사용하여 디지털 제어기를 구현하였다. 실험을 통해 DTC 알고리즘과 PFC 컨버터를 이용한 BLDC 모터 구동 시스템의 타당성과 효용성을 보였고, 실험결과로부터 PFC 컨버터를 사용하지 않았을 때는 역률이 약 0.77이었으나 PFC 컨버터를 사용하였을 때는 부하변동에 관계없이 약 0.9997로 크게 향상됨을 확인하였다.

저 전류 및 고 효율로 동작하는 양자 우물 매립형 butt-coupled sampled grating distributed bragg reflector laser diode 설계 및 제작 (Design and Fabrication of butt-coupled(BT) sampled grating(SG) distributed bragg reflector(DBR) laser diode(LD) using planar buried heterosture(PBH))

  • 오수환;이철욱;김기수;고현성;박상기;박문호;이지면
    • 한국광학회지
    • /
    • 제15권5호
    • /
    • pp.469-474
    • /
    • 2004
  • 본 논문에서는 저 전류 및 고 효율로 동작하는 planar buried heterostructure(PBH) 구조로 sampled grating(SG) distributed bragg reflector(DBR) laser diode(LD)를 처음으로 설계하고 제작하였다. 특히 활성층과 도파로층의 높은 결합 효율을 얻기 위해 건식 식각과 습식 식각을 같이 사용하여 결함이 거의 없는 butt-coupling(BT) 계면을 형성하였다. 제작된 파장 가변레이저의 평균 발진 임계전류는 약 12 mA로 ridged waveguide(RWG)와 buried ridge stripe(BRS) 구조로 제작된 결과 보다 두 배 정도 낮게 나타났으며, 광 출력은 200 mA에서 약 20 mW 정도로 RWG 와 BRS 보다 각각 9 mW, 13 mW 더 우수하게 나타났다. 그리고 파장 가변 영역을 측정한 결과 44 nm로 설계결과와 일치하였으며, 최대 파장 가변 영역 안에서 출력 변화 폭이 5 dB 이내로서 RWG 구조의 9 dB보다 출력변화 폭이 4 dB 적게 나타났다. 전체 파장 가변 영역에서 SMSR이 35 dB 이상으로 나타났다.

RFID 태그 칩용 로직 공정 기반 256bit EEPROM IP 설계 및 측정 (Design of logic process based 256-bit EEPROM IP for RFID Tag Chips and Its Measurements)

  • 김광일;김려연;전황곤;김기종;이재형;김태훈;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제14권8호
    • /
    • pp.1868-1876
    • /
    • 2010
  • 본 논문에서는 logic 공정 기반의 소자만 사용한 256bit EEPROM IP를 설계하였다. 소자간의 전압을 신뢰성이 보장되는 5.5V 이내로 제한하기위해 EEPROM의 코어 회로인 CG (Control Gate)와 TG (Tunnel Gate) 구동 회로를 제안하였다. 그리고 DC-DC converter인 VPP (=+4.75V), VNN (-4.75V)과 VNNL (=VNN/3) generation 회로를 제안하였고 CG와 TG 구동 회로에 사용되는 switching power인 CG_HV, CG_LV, TG_HV, TG_LV, VNNL_CG와 VNNL_TG 스위칭 회로를 설계하였다. 일반적인 모의실험 조건에서 read, program, erase 모드의 전력 소모는 각각 $12.86{\mu}W$, $22.52{\mu}W$, $22.58{\mu}W$으로 저전력 소모를 갖는다. 그리고 테스트 칩을 측정한 결과 256bit이 정상적으로 동작을 하였으며, VPP, VNN, VNNL은 4.69V, -4.74V, -1.89V로 목표 전압 레벨이 나왔다.

사용자 환경 모니터링을 위한 소형 자가발전 무선 데이터 송수신 시스템 개발 (Fabrication of Portable Self-Powered Wireless Data Transmitting and Receiving System for User Environment Monitoring)

  • 장순민;조수민;정윤수;김재형;김현수;장다연;라윤상;이동한;라문우;최동휘
    • Korean Chemical Engineering Research
    • /
    • 제60권2호
    • /
    • pp.249-254
    • /
    • 2022
  • 최근 반도체와 같은 정보통신 기술의 발전과 함께 사물인터넷(IoT) 기술 발전이 급격히 이루어지면서 센서와 무선 통신 기능을 내장하여 주변 사물 및 환경 조건을 감지 및 분석하여 대응하는 원격 환경 모니터링 기술이 주목받고 있다. 하지만, 기 개발된 원격 환경 모니터링 시스템은 모두 별도의 전원 공급 장치를 필요로 하기 때문에 시·공간적 기기 사용의 제한을 야기하여, 사용자의 불편함을 유발할 수 있다. 따라서, 본 연구에서는 생체 역학적 에너지의 역학적 특성이 고려된 기구학적 설계 기반 전자기 발전 소자(Electromagnetic generator, EMG)를 개발함으로써 이의 에너지 자립형 원격 환경 모니터링 구동을 위한 전원 공급 장치로써 활용한다. 낮은 진동 주기 및 큰 진폭 변화의 역학적 특성을 지닌 생체 역학적 에너지를 효과적으로 이용하기 위해 자석의 기구학적 배치를 통한 깨지기 쉬운 힘의 평형을 유도하는 Levitation-EMG (L-EMG)를 설계했다. 이를 통해, L-EMG는 외부 진동에 민감하게 반응하여 자석과 코일 간의 효과적인 상대 움직임을 야기하여 고품질 전기 에너지 공급을 가능하게 했다. 뿐만 아니라, 실제 환경 감지 센서와 무선 통신 모듈의 필요 전력을 최소화하기 위한 마이크로 컨트롤러(Micro control unit, MCU)를 구성하였으며, 내장기능 중 저전력모드(Sleep mode)를 접목하여 소비전력의 최소화 및 이의 구동시간 증가를 달성했다. 최종적으로 사용자의 편의성을 극대화하기 위해 휴대폰 어플리케이션을 구축하여 손쉽게 주변 환경 모니터링을 가능하게 했다. 따라서, 이번 연구는 생체역학적 에너지를 이용한 에너지 자립형 원격 환경 모니터링 구축 가능성을 검증할 뿐만 아니라, 더 나아가 별도의 외부 전원 없이 주변 환경 모니터링이 가능한 설계 방안을 제시할 수 있다.

Biological effects of a semiconductor diode laser on human periodontal ligament fibroblasts

  • Choi, Eun-Jeong;Yim, Ju-Young;Koo, Ki-Tae;Seol, Yang-Jo;Lee, Yong-Moo;Ku, Young;Rhyu, In-Chul;Chung, Chong-Pyoung;Kim, Tae-Il
    • Journal of Periodontal and Implant Science
    • /
    • 제40권3호
    • /
    • pp.105-110
    • /
    • 2010
  • Purpose: It has been reported that low-level semiconductor diode lasers could enhance the wound healing process. The periodontal ligament is crucial for maintaining the tooth and surrounding tissues in periodontal wound healing. While low-level semiconductor diode lasers have been used in low-level laser therapy, there have been few reports on their effects on periodontal ligament fibroblasts (PDLFs). We performed this study to investigate the biological effects of semiconductor diode lasers on human PDLFs. Methods: Human PDLFs were cultured and irradiated with a gallium-aluminum-arsenate (GaAlAs) semiconductor diode laser of which the wavelength was 810 nm. The power output was fixed at 500 mW in the continuous wave mode with various energy fluencies, which were 1.97, 3.94, and 5.91 $J/cm^2$. A culture of PDLFs without laser irradiation was regarded as a control. Then, cells were additionally incubated in 72 hours for MTS assay and an alkaline phosphatase (ALPase) activity test. At 48 hours post-laser irradiation, western blot analysis was performed to determine extracellular signal-regulated kinase (ERK) activity. ANOVA was used to assess the significance level of the differences among groups (P<0.05). Results: At all energy fluencies of laser irradiation, PDLFs proliferation gradually increased for 72 hours without any significant differences compared with the control over the entire period taken together. However, an increment of cell proliferation significantly greater than in the control occurred between 24 and 48 hours at laser irradiation settings of 1.97 and 3.94 $J/cm^2$ (P<0.05). The highest ALPase activity was found at 48 and 72 hours post-laser irradiation with 3.94 $J/cm^2$ energy fluency (P<0.05). The phosphorylated ERK level was more prominent at 3.94 $J/cm^2$ energy fluency than in the control. Conclusions: The present study demonstrated that the GaAlAs semiconductor diode laser promoted proliferation and differentiation of human PDLFs.

Pseudo Relaxation-Oscillating 기법의 PWM 발생기를 이용한 저면적, 고효율 SMPS (A Low Area and High Efficiency SMPS with a PWM Generator Based on a Pseudo Relaxation-Oscillating Technique)

  • 임지훈;위재경;송인채
    • 전자공학회논문지
    • /
    • 제50권11호
    • /
    • pp.70-77
    • /
    • 2013
  • 본 논문에서는 새로운 기법의 PWM 발생기를 이용한 저면적, 고효율 SMPS를 제안한다. 제안된 회로에서 PWM의 duty ratio는 pseudo relaxation-oscillation technique를 이용한 PWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 결정된다. 기존의 SMPS들에 비해, 제안된 제어 방식은 loop bandwidth 보상을 위해 기존의 아날로그 제어방식의 SMPS에서 요구되는 필터회로나 디지털 제어방식의 SMPS에서 요구되는 디지털 compensator가 필요 없기 때문에 단순한 구조로 구성된다. 또한, 제안된 회로는 PWM 발생기의 내부 캐패시터 용량 변화를 통해 1MHz~10MHz까지 스위칭 주파수를 사용자가 선택할 수 있다. 시뮬레이션 수행결과 제안된 SMPS는 10MHz 스위칭 주파수를 선택했을 때 내부회로에서 소모되는 전류는 최대 2.7mA, 파워 Trail을 제외한 전체 시스템의 전류 소모는 15mA였다. 또한, 제안된 SMPS는 시뮬레이션으로 3.3V출력에서 9mV의 최대 리플 전압이 발생하였다. 본 논문에서는 동부하이텍 BCD $0.35{\mu}m$ 공정 파라미터를 이용한 시뮬레이션 및 칩 테스트를 통해 제안된 회로를 검증하였다.

CDMA 통신을 이용한 항로표지의 원격관리시스템에 관한 연구 (A Study on the Tele-Controller System of Navigational Aids Using CDMA Communication)

  • 전중성;오진석
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제33권8호
    • /
    • pp.1254-1260
    • /
    • 2009
  • DMA 무선원격 제어시스템은 저전력의 8 bit 마이크로콘트롤러인 ATmega 2560으로 설계하였으며, 마이크로콘트롤러는 CDMA 모뎀과 GPS 모듈 등을 시리얼 인터페이스를 하기 위한 4개의 UART 포트가 갖추어져 있으며, 내부에 4K 바이트의 프로그램 매개변수나 프로그램이 동작하는데 필요한 데이터를 저장할 수 있는 메모리(EEPROM)와 256K 바이트의 플래시 메모리 및 프로그램이 실행되는 내부 메모리(SRAM)로 구성되어 있다. 제작되어진 800 MHz CDMA 모뎀과 GPS를 사용한 항로표지 원격관리 시스템의 해상통신 거리를 측정한 결과 10 km 정도의 통신 거리를 확인할 수 있어서며, -80 dBm의 수신신호감도를 나타내었다.

3치 논리 게이트를 이용한 3치 순차 논리 회로 설계 (The Design of the Ternary Sequential Logic Circuit Using Ternary Logic Gates)

  • 윤병희;최영희;이철우;김흥수
    • 대한전자공학회논문지SD
    • /
    • 제40권10호
    • /
    • pp.52-62
    • /
    • 2003
  • 본 논문에서는 3치 논리 게이트, 3치 D 플립플롭과 3치 4-디지트 병렬 입력/출력 레지스터를 제안하였다. 3치 논리 게이트는 n 채널 패스 트랜지스터와 뉴런 MOS(νMOS) 임계 인버터로 구성된다. 3치 논리 게이트들은 다양한 임계 전압을 갖는 다운 리터럴 회로를 사용하였고 전송함수를 바탕으로 설계되었다. 뉴런 MOS 트랜지스터는 다치 논리 구현에 가장 적합한 게이트이고 다양한 레벨의 입력 신호를 갖는다. 3치 D 플립 플롭과 3치 레지스터는 3치 데이터를 임시로 저장할 수 있는 저장 장치로 사용할 수 있다. 본 논문에서는 3.3V의 전원 전압을 사용하였고 0.35um 공정 파라미터를 이용하여 모의 실험을 통해 그 결과를 HSPICE로 검증하였다.

A 16-channel Neural Stimulator IC with DAC Sharing Scheme for Artificial Retinal Prostheses

  • Seok, Changho;Kim, Hyunho;Im, Seunghyun;Song, Haryong;Lim, Kyomook;Goo, Yong-Sook;Koo, Kyo-In;Cho, Dong-Il;Ko, Hyoungho
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제14권5호
    • /
    • pp.658-665
    • /
    • 2014
  • The neural stimulators have been employed to the visual prostheses system based on the functional electrical stimulation (FES). Due to the size limitation of the implantable device, the smaller area of the unit current driver pixel is highly desired for higher resolution current stimulation system. This paper presents a 16-channel compact current-mode neural stimulator IC with digital to analog converter (DAC) sharing scheme for artificial retinal prostheses. The individual pixel circuits in the stimulator IC share a single 6 bit DAC using the sample-and-hold scheme. The DAC sharing scheme enables the simultaneous stimulation on multiple active pixels with a single DAC while maintaining small size and low power. The layout size of the stimulator circuit with the DAC sharing scheme is reduced to be 51.98 %, compared to the conventional scheme. The stimulator IC is designed using standard $0.18{\mu}m$ 1P6M process. The chip size except the I/O cells is $437{\mu}m{\times}501{\mu}m$.