• 제목/요약/키워드: high-speed serial interface

검색결과 39건 처리시간 0.024초

고속 직렬 디스플레이 인터페이스를 위한 1/4-rate 클록 데이터 복원회로 설계 (Design of 1/4-rate Clock and Date Recovery Circuit for High-speed Serial Display Interface)

  • 정기상;김강직;조성익
    • 전기학회논문지
    • /
    • 제60권2호
    • /
    • pp.455-458
    • /
    • 2011
  • 4:10 deserializer is proposed to recover 1:10 serial data using 1/4-rate clock. And then, 1/4-rate CDR(Clock and Data Recovery) circuit was designed for SERDES of high-speed serial display interface. The reduction of clock frequency using 1/4-rate clocking helps relax the speed limitation when higher data transfer is demanded. This circuit is composed of 1/4-rate sampler, PEL(Phase Error Logic), Majority Voting, Digital Filter, DPC(Digital to Phase Converter) and 4:10 deserializer. The designed CDR has been designed in a standard $0.18{\mu}m$ 1P6M CMOS technology and the recovered data jitter is 14ps in simulation.

고속 직렬 인터페이스 커넥터의 설계 및 분석에 대한 연구 (A Study of Design and Analysis on the High-Speed Serial Interface Connector)

  • 이호상;신재영;최대일;나완수
    • 한국전자파학회논문지
    • /
    • 제27권12호
    • /
    • pp.1084-1096
    • /
    • 2016
  • 본 논문에서는 12.5 Gbps의 전송 속도를 갖는 고속 직렬 인터페이스 커넥터(high-speed serial interface connector)의 설계 및 분석 방법을 제안한다. 고속 직렬 인터페이스 커넥터는 다양한 매질로 구성되며, 내부 선로도 복잡한 구조를 가지고 있으므로, 선로의 불연속 부분의 각각을 임피던스 정합하기가 매우 어렵다. 따라서 커넥터의 각 부분을 단순화한 커넥터 라인(connector line)의 구조를 제안하였으며, 이 구조에서 R, L, C, G 파라미터를 추출하고 차동 모드 임피던스를 분석하며, TDT(Time Domain Transmissometry)와 TDR(Time Domain Reflectometry)을 이용하여 임피던스 불연속(impedance discontinuity)을 최소화 하는 방법을 제시한다. 본 논문은 단순화한 커넥터 라인에서 추출된 분석 방법 및 결과를 고속 직렬 인터페이스 커넥터에 적용하였다. 제안한 커넥터는 총 44개의 핀(pin)으로 구성되며, 본 논문에서는 4개의 핀의 폭과 간격을 변경하여 신호 전달 특성을 분석하였다. 분석결과, 접지 핀의 폭이 증가할수록 임피던스는 소폭으로 감소하고, 접지핀과 신호 핀 사이의 간격이 증가할수록 임피던스가 증가했다. 또한, 신호 핀의 폭을 증가시키면 임피던스가 감소하며, 신호 핀과 신호 핀 사이의 간격을 늘리면 임피던스가 증가하였다. 최초 커넥터 임피던스 특성은 $96{\sim}139{\Omega}$ 사이에서 변화되는 값을 나타내었으나, 제안된 커넥터 구조를 적용했을 때 임피던스 특성은 $92.6{\sim}107.5{\Omega}$ 사이의 값으로 나타나, 설계 목표 $100{\Omega}{\pm}10%$를 만족함을 보였다.

모바일 직렬 전송방식의 클라이언트 디스플레이 인터페이스 구현 (Implementation of a Client Display Interface for Mobile Devices via Serial Transfer)

  • 박상우;이용환
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2006년도 춘계종합학술대회
    • /
    • pp.522-525
    • /
    • 2006
  • 최근 모바일 기기들은 3D 게임, 무선 인터넷, 동영상, DMB, GPS, PMP 등의 기능을 추가하고 있으며 이들을 제대로 지원하기 위해 디스플레이의 크기도 점차 커지고 있다. 이에 따라 프로세서에서 디스플레이 장치로의 더 빠른 전송 속도에 대한 요구도 커지고 있으나 기존의 병렬 방식의 인터페이스로는 그 한계에 이르렀다. 이러한 한계를 극복하기 위해 최근에 고속 직렬 방식의 인터페이스가 대두되고 있다. 직렬 방식의 장점은 높은 대역폭과 더불어 적은 신호선 수, 저전력 특성, 전자파 장애의 최소화라는 특징을 지닌다. 본 논문에서는 고속 직렬 방식의 물리적 계층으로 LVDS(Low-Voltage Differential Signaling)를 응용하고 링크 계층으로 패킷 방식을 사용하는 인터페이스를 구현하여 이를 디스플레이 장치에 적용한다. 구현된 직렬 인터페이스는 충분한 전송 대역폭과 함께 대폭 감소된 신호선 개수라는 특징을 갖는다.

  • PDF

테라급 스위치 패브릭 인터페이스를 위한 고속 신호 전송로의 성능 분석 (Performance Analysis of High-Speed Transmission Line for Terabit Per Second Switch Fabric Interface)

  • 최창호;김환우
    • 전자공학회논문지
    • /
    • 제51권12호
    • /
    • pp.46-55
    • /
    • 2014
  • 고속 전송로를 위한 PCB(Printed Circuit Board) 설계기술은 꾸준히 발전되고 있으며, 통신 시스템의 대용량화에 맞추어 백플레인(Backplane)에 사용되는 스위치 패브릭 인터페이스(Switch Fabric Interface) 또한 10Gbps 이상의 직렬 인터페이스(Serial Interface)를 사용하도록 표준화가 진행되고 있다. 본 논문에서는 테라급 시스템에서 스위치 패브릭 인터페이스로 11.5Gbps의 직렬링크를 사용하기 위하여, PCB 재질 따른 전송로의 전송거리 별 성능을 비교하고, 비아 스터브(Via Stub)의 길이에 의한 영향 및 누화현상(Crosstalk)에 의한 영향을 시뮬레이션을 수행하여 분석하였다. 시뮬레이션의 결과로 백플레인 보드에 저유전 재질 PCB를 사용함으로써, 전송손실에서 8dB의 개선효과를 얻어 표준에서 정한 -25dB 기준을 만족하는 것을 확인하였다. 또한 비아 스터브 길이에 의한 반사손실의 영향을 분석하여 백드릴(Back-drill)여부를 결정하였으며, 전송신호 간 상호간섭을 최소화하는 이격거리를 검증하였다. 이러한 시뮬레이션의 결과로부터 모든 스위치 패브릭 링크에 11.5Gbps의 직렬 링크를 적용할 수 있도록 가장 효율적인 시스템구조를 확정하였다.

MDDI방식 LCD모듈의 테스트하기 위한 고속직렬통신 인터페이스 구현 (Implementation of High Speed Serial interface for testing LCD module by using the MDDI)

  • 김상목;강창헌;박종식
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.212-214
    • /
    • 2005
  • The MDDI(Mobile Digital Display Interface) standard is an optimized high-speed serial interconnection technology developed by Qualcomm and supports the VESA(Video Electronics Standard Association). It increases reliability and reduces power consumption in clamshell phones by decreasing the number of wires to interconnect with the LCD display. In this paper, the MDDI host is designed using VHDL and implemented on FPGA. We demonstrates that the MDDI host is connected with S3CA460 LCD controller is designed by Samsung Electronics Co. and display a steal image to the LCD.

  • PDF

A 1.7 Gbps DLL-Based Clock Data Recovery for a Serial Display Interface in 0.35-${\mu}m$ CMOS

  • Moon, Yong-Hwan;Kim, Sang-Ho;Kim, Tae-Ho;Park, Hyung-Min;Kang, Jin-Ku
    • ETRI Journal
    • /
    • 제34권1호
    • /
    • pp.35-43
    • /
    • 2012
  • This paper presents a delay-locked-loop-based clock and data recovery (CDR) circuit design with a nB(n+2)B data formatting scheme for a high-speed serial display interface. The nB(n+2)B data is formatted by inserting a '01' clock information pattern in every piece of N-bit data. The proposed CDR recovers clock and data in 1:10 demultiplexed form without an external reference clock. To validate the feasibility of the scheme, a 1.7-Gbps CDR based on the proposed scheme is designed, simulated, and fabricated. Input data patterns were formatted as 10B12B for a high-performance display interface. The proposed CDR consumes approximately 8 mA under a 3.3-V power supply using a 0.35-${\mu}m$ CMOS process and the measured peak-to-peak jitter of the recovered clock is 44 ps.

고속 통신용 CMOS 4.5 Gb/s 인터페이스 회로 구현 (Implementation of CMOS 4.5 Gb/s interface circuit for High Speed Communication)

  • 김태상;김정범
    • 전기전자학회논문지
    • /
    • 제10권2호통권19호
    • /
    • pp.128-133
    • /
    • 2006
  • 본 논문에서는 고속 통신용 인터페이스 회로를 RMVL(redundant multi-valued logic)을 이용하여 CMOS 회로로 설계하였다 설계한 1:4 디멀티플렉서 (demuitiplexer, serial-parallel convertor)는 직렬 데이터를 병렬 redundant 다치 데이터로 변환하는 부호화 회로와 redundant 다치 데이터를 병렬 이진 데이터로 변환하는 복호화 회로로 구성된다. 이 회로는 0.35um 표준 CMOS 공정을 이용하여 구현하였으며, 기존의 이진 논리회로보다 고속 동작을 한다. 이 회로는 3.3V의 공급전원에서 4.5Gb/s 이상의 동작속도와 53mW의 전력소모를 가지며, 동작속도는 0.35um 공정이 가지는 최대 주파수에 의해 제한된다. 설계한 회로가 높은 동작 주파수를 가지는 미세공정상에서 사용될 경우 100b/s 이상의 고속 통신용 인터페이스 구현이 가능하다.

  • PDF

P1394 시리얼 버스 IC의 설계 (A design of P1394 serial bus IC)

  • 이강윤;정덕균
    • 전자공학회논문지C
    • /
    • 제35C권1호
    • /
    • pp.34-41
    • /
    • 1998
  • In this paper, I designed a P1394 serial bus chip as new bus interface architecture which can transmit the multimedia data at the rate of 400 Mbps and guarantee necessary bandwidth. because multimedia data become meaningless data after appropriate time, it is necessary to transfer multimedia data in real time, P1394 serial bus chip designed in this paper support isochronous transfer mode to solve this problem. Also, designed P1394 serial bus chip can transfer high quality video data or high quality audio data because it support the speed of 400 Mbps. While user must set device ID manually in previous interface such as SCSI, device ID is automatically determined if user connect each node with designed P1394 serial bus cable and power on. To design this chip, I verified the behavioral of the entrire system and synthesized layout. Also, I did layout the analog blocks and blocks which must be optimized in full custom.

  • PDF

Redundant Multi-Valued Logic을 이용한 고속 및 저전력 CMOS Demultiplexer 설계 (Design of a High Speed and Low Power CMOS Demultiplexer Using Redundant Multi-Valued Logic)

  • 김태상;김정범
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.148-151
    • /
    • 2005
  • This paper proposes a high speed interface using redundant multi-valued logic for high speed communication ICs. This circuit is composed of encoding circuit that serial binary data are received and converted into parallel redundant multi-valued data, and decoding circuit that convert redundant multi-valued data to parallel binary data. Because of the multi-valued data conversion, this circuit makes it possible to achieve higher operating speeds than that of a conventional binary logic. Using this logic, a 1:4 demultiplexer (DEMUX, serial-parallel converter) IC was designed using a 0.35${\mu}m$ standard CMOS Process. Proposed demultiplexer is achieved an operating speed of 3Gb/s with a supply voltage of 3.3V and with power consumption of 48mW. Designed circuit is limited by maximum operating frequency of process. Therefore, this circuit is to achieve CMOS communication ICs with an operating speed greater than 3Gb/s in submicron process of high of operating frequency.

  • PDF

TMS320F28377D 기반 아날로그-디지털 신호 처리 시스템 (Analog-Digital Signal Processing System Based on TMS320F28377D)

  • 김형우;남기곤;최준영
    • 대한임베디드공학회논문지
    • /
    • 제14권1호
    • /
    • pp.33-41
    • /
    • 2019
  • We propose an embedded solution to design a high-speed and high-accuracy 16bit analog-digital signal processing interface for the control systems using various external analog signals. Choosing TMS320F28377D micro controller unit (MCU) featuring high-performance processing in the 32-bit floating point operation, low power consumption, and various I/O device supports, we design and build the proposed system that supports both 16-bit analog-digital converter (ADC) interface and high precision digital-analog converter (DAC) interface. The ADC receives voltage-level differential signals from fully differential amplifiers, and the DAC communicates with MCU through 50 MHz bandwidth high-fast serial peripheral interface (SPI). We port the boot loader and device drivers to the implemented board, and construct the firmware development environment for the application programming. The performance of the entire implemented system is demonstrated by analog-digital signal processing tests, and is verified by comparing the test results with those of existing similar systems.