• 한국정보통신학회논문지
• /
• 제23권8호
• /
• pp.966-974
• /
• 2019

본 연구에서는 저전력 영역에서의 효율을 개선하기 위해 바이패스 구조를 갖춘 2.4GHz CMOS 전력 증폭기를 제안한다. 바이패스 구조를 설계하기 위해, 구동 증폭단의 공통 게이트 트랜지스터를 두 개로 분할하였다. 공통 게이트 트랜지스터 중 하나는 고출력 전력 모드를 위한 전력단을 구동하도록 설계된다. 다른 공통 게이트 트랜지스터는 저출력 전력 모드를 위해 전력단을 바이 패스하도록 설계하였다. 측정 된 최대 출력은 20.35 dBm이며 효율은 12.10 %이다. 11.52 dBm의 측정 된 출력에서 효율은 전력증폭단을 바이 패스함으로써 1.90 %에서 7.00 %로 향상됨을 확인하였다. 측정 결과를 바탕으로 제안 된 바이 패스 구조의 타당성을 성공적으로 검증 하였다.

• 한국전자파학회논문지
• /
• 제14권5호
• /
• pp.472-478
• /
• 2003

본 논문에서는 LO 신호의 2차 하모닉 성분을 이용하여 2개의 FET를 cascode 구조로 구성한 near zero If특성을 갖는 하모닉 혼합기를 설계,제작하였다. 호모다인 방식에서 사용되는 혼합기는 DC offset이 가장 심각한 문제이다. 이러한 문제를 해결하기 위해서 단자간 분리도를 좋게 하고 near zero IF를 사용하여 혼합기를 설계하였다. 본 논문에서 구현된 혼합기는 간결한 구조에 비해 LO-RF 단자간 분리도가 우수하다. 설계된 혼합기에서 RF 입력 전력 -30 dBm, LO 입력 전력 6 dBm에 대해, 변환이득은 6.7 dB, 잡음지수는 8.4 dB, LO-RF 단자간 분리도는 31.5 dB, IIP3는 -1.9 dBm, IIP2는 -2.8 dBm이다.

• 전력전자학회논문지
• /
• 제24권5호
• /
• pp.319-326
• /
• 2019

The use of high-voltage gain converters is essential for distributed power generation systems with renewable energy sources, such as fuel and solar cells, due to their low-voltage characteristics. In this study, a novel high-voltage gain non-isolated buck boost converter topology is proposed to cope with the need of a high-voltage conversion ratio without the transformer for the renewable energy sources. Given that the proposed topology utilizes the cascode structure, the voltage gain and the efficiency are higher than those of other conventional non-isolated converters. To demonstrate the feasibility of the proposed topology, the operation principle is presented, and the steady-state characteristics are analyzed in detail. The validity of the proposed converter is verified by experiments with a 400 W prototype converter.

• 한국전자파학회논문지
• /
• 제27권2호
• /
• pp.220-223
• /
• 2016

본 논문에서는 캐스코드(cascode) 구조에 트랜지스터를 추가하여 잡음 특성을 유지하면서 높은 선형성을 갖는 저잡음 증폭기 구조를 제안하고 설계하였다. 제안한 구조는 트랜지스터의 사이즈 최적화를 통해 잡음원을 최소화 했으며, 전류원분리(current bleeding) 효과를 주어 선형성을 개선하였다. 저잡음 특성에 유리한 $0.5{\mu}m$ pHEMT 공정을 이용해 제작된 저잡음 증폭기는 1.8~2.6 GHz의 동작 대역에서 30.8 dBm의 $OIP_3$, 15.0 dB의 이득, 1.1 dB의 NF, 11.6 dB/10.4 dB의 입출력 반사 손실 특성을 보였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권4호
• /
• pp.289-294
• /
• 2008

A 77 GHz 3-stage low noise amplifier (LNA) employing one common source and two cascode stages is developed using $0.13{\mu}m$ CMOS process. To compensate for the low gain which is caused by lossy silicon substrate and parasitic element of CMOS transistor, positive feedback technique using parasitic inductance of bypass capacitor is adopted to cascode stages. The developed LNA shows gain of 7.2 dB, Sl1 of -16.5 dB and S22 of -19.8 dB at 77 GHz. The return loss bandwidth of LNA is 71.6 to 80.9 GHz (12%). The die size is as small as $0.7mm\times0.8mm$ by using bias line as inter-stage matching networks. This LNA shows possibility of 77 GHz automotive RADAR system using $0.13{\mu}m$ CMOS process, which has advantage in cost compared to sub-100 nm CMOS process.

• 한국전자파학회논문지
• /
• 제29권11호
• /
• pp.834-841
• /
• 2018

본 논문은 $0.18{\mu}m$ CMOS 공정을 이용한 Sub-GHz 근거리 무선통신을 위한 전력증폭기 설계에 관한 내용이다. 가상접지 노드를 용이하게 형성하며, 출력전력을 키울 수 있는 차동구조로 설계하였으며, breakdown으로 인한 문제를 최소화하기 위하여 cascode 구조로 설계하였다. 또한 출력전력과 Power Added Efficiency(PAE)가 최대가 되도록 트랜지스터 게이트 폭을 결정하고, matching network으로 인한 손실이 최소화하기 위해 EM simulation을 통하여 balun을 최적화하였다. 제작된 전력증폭기는 크기가 $2.14mm^2$이며, 860~960 MHz의 주파수 범위에서 49.5 dB 이상의 이득과 26.7 dBm의 최대출력을 가지며, 최대효율은 20.7 %이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.589-592
• /
• 2002

A CMOS power amplifier for IMT-2000 is designed with 0.25-${\mu}m$ CMOS technology. This amplifier circuits consist of two cascode stages. Used cascode structure has good reverse isolation. These amplifier circuits consist of two stages which are driver stage and power amplification stage. The designed power amplifier is simulated with ADS using 0.25-${\mu}m$ CMOS library at 3.3 V power supply. Simulation results indicate that the amplifier has a PAE of 39 % and power gain of 24 dBm at 1.95 GHz.

• Journal of electromagnetic engineering and science
• /
• 제9권4호
• /
• pp.218-222
• /
• 2009

In this paper, we present a CPW-based 77 GHz 3-stage power amplifier MMIC for automotive radar systems. The power amplifier MMIC has been realized using a 130 nm $In_{0.88}$GaP/$In_{0.4}$AlAs/$In_{0.4}$GaAs metamorphic high-electron mobility transistors(mHEMTs) technology and an output stage with a cascode configuration. This produced a good output power and gain performance at 77 GHz. The fabricated power amplifier MMIC exhibited a small-signal gain of 18 dB, an output power of 17 dBm and 9 % power added efficiency(PAE) at 77 GHz with a total gate width of 800 ${\mu}m$ in the output stage. These performances could be useful to low-cost and small-sized components for 77 GHz automotive radar systems.

• 대한전자공학회논문지SD
• /
• 제42권5호
• /
• pp.15-22
• /
• 2005

본 논문에서는 생명체의 구조를 모방하여, 디지털시스템에서 자가검출과 자가치유가 가능한 구조를 제안한다. 자가치유시스템은 인공 셀의 2차 배열과 여분의 인공 셀로 구성된다. 인공 셀은 멀티플렉서를 기본으로 한 로직블록(logic block)과 로직블록을 제어하기 위한 게놈블록(genome block)으로 구성된다. 인공 셀은 자가검출이 가능하도록 DCVSL (differential cascode voltage switch logic)구조로 설계된다. 만약 인공 셀에서 고장이 발생하면, 자가 검출되고 고장 난 인공 셀이 속한 열은 bypass기능만을 가지고 치유를 위해, 여분 셀과 이웃 셀을 이용하여 시스템을 재구성한다. 하이닉스 $0.35{\mu}m$공정을 이용해 $1.14{\times}0.99mm^2$의 코어면적을 가지는 2비트 업다운카운터를 제작하였고 회로시뮬레이션과 칩 테스트를 통해 검증하였다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.213-217
• /
• 2001

본 논문에서는 CPW 구조를 이용하여 60 GHz 무선 시스템 응용을 위한 V-band용 하향 주파수 혼합기를 설계 및 제작하였다. 하향 주파수 혼합기의 설계 및 제작에 있어서 GaAs PHEMT(Pseudomorphic high electron mobility transistor)를 기반으로 하였으며, 회로설계를 위해 coplanar waveguide(CPW) 라이브러리를 구축하여 이용하였다. 제작된 하향 주파수 혼합기의 변환이득은 국부발진주파수(LO) 입력이 8 dBm일 때 -8.5 dB의 최대 변환이득 특성을 얻었으며 Pl dB는 -3.3 dBm을 얻었다. 제작된 회로의 칩 크기는 1.6$\times$l.6 $\textrm{mm}^2$ 이다.