• 대한전자공학회논문지SD
• /
• 제38권7호
• /
• pp.513-519
• /
• 2001

Si 과다 텅스텐 실리사이드를 초미세 MOS 소자의 대체 게이트 전극으로 제안하였다. SiO₂위에 텅스텐 실리사이드를 직접 증착하고 급속 열처리를 수행한 결과 낮은 저항을 얻고 불소(F) 확산 또한 무시할 수 있음을 확인하였다. 특히, 800 ℃, 진공 분위기에서 3분간 급속 열처리한 텅스텐 실리사이드의 경우 비저항이 ∼160 μΩ·cm이었고, 불소확산에 의한 산화막의 불균일한 성장도 발견할 수 없었다. 또한, WSix-SiO₂-Si (MOS) 캐패시터의 전기적 특성 분석 결과도 우수하였다.

• 대한전자공학회논문지SD
• /
• 제40권5호
• /
• pp.312-320
• /
• 2003

본 논문에서는 고속 평판 디스플레이 응용을 위한 8b 200 MHz 0.18 um CMOS A/D 변환기 (Analog-to-Digital Converter:ADC)를 제안한다. 제안하는 A/D 변환기는 200 MHz의 샘플링 클럭 속도에서 샘플링 클럭 속도보다 더 높은 입력 대역폭을 얻기 위해서 개선된 bootstrapping 기법을 사용한다. Bootstrapping 기법이 적용된 샘플-앤-흘드 증폭기(Sample-and-Hold Amplifier. SHA)는 기존의 회로 보다 향상된 정확도를 가지며, 1.7 V의 전원 전압, 200 MHz의 샘플링 클럭, 500 MHz의 정현파 입력에서 SHA의 출력을 FFT(Fast Fourier Transform) 분석한 결과 7.2 비트의 유효 비트 수(effective number of bits)를 나타내었다. 또한 병합 캐패시터 스위칭 (Merged-Capacitor Switching:MCS) 기법을 사용하여 기존의 A/D 변환기에 사용되는 캐패시터의 숫자를 50 % 줄임으로써 샘플링 속도를 높임과 동시에 면적을 최소화하였다. 제안하는 40 변환기는 0.18 um n-well single-poly quad-metal CMOS 공정을 사용하여 모의 실험 되었으며, 1.7 V 전원 전압, 200 MHz의 샘플링 클럭에서 73 mW의 전력을 소모한다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.31-39
• /
• 2004

이 논문은 파워 잡음 특성이 칩(chip)의 코아 동작에 따라 DDR DRAM용 모듈(Module)과 패키지(package)의 종류의 영향을 받는 다는 것을 보여주고 있다. 이를 분석하기 위해 상용 TSOP-based DIMM 과 FBGA-based DIMM에서 FBGA와 TSOP 패키지형 DRAM 칩을 가지고 임피던스 모양과 파워 잡음을 분석하였다. 일반적인 상식과 달리, FBGA 패키지의 잡음 격리 특성이 TSOP 패키지의 잡음 격리 특성보다 전달되는 잡음에 더 약하고 민감하다는 것이 발견되었다. 또한 자체 및 전달 잡음 특성을 조절하는데 있어서는 모듈상의 디커풀링 커패시터(decoupling capacitors)들 위치가 패키지 자체의 리드선 인덕턴스(lead inductance)보다 더 중요하다는 것을 또한 시뮬레이션 결과들은 보여준다. 따라서 잡음 억제나 잡음 전달로부터 격리의 목표설정 값을 만족시키는 것은 패키지 형태 뿐 아니라 모듈 전체를 고려한 파워 분배 시스템의 설계를 통해서만 얻어질수 있다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.69-75
• /
• 2004

본 논문에서는 온도 및 전원전압에 덜 민감한 기준전압을 위해 온-칩 필터를 사용하는 8b 220 MS/s 230 rnW 3단 파이프라인 CMOS A/D 변환기 (ADC) 회로를 제안한다. 제안하는 RC 저대역 필터는 기존의 큰 값을 가진 칩 외부의 바이패스 캐패시터를 사용하지 않고도 고속 동작 시 발생하는 여러 가지 잡음을 효과적으로 감쇄시키고 큰 R, C 부하에서도 기준전압의 정착시간을 줄인다. 시제품 ADC는 0.25 um CMOS 공정을 이용하여 설계 및 제작되었고, 입/출력단의 패드를 제외한 코어 면적은 2.25 ㎟ 이며 측정된 DNL 및 INL은 각각 -0.35～+0.43, LSB, -0.82～+0.71 LSB 수준을 보여준다. 또한, SNDR은 200 MS/s, 220 MS/s 샘플링 주파수에서 입력 주파수가 수 MHz에서 110 MHz까지 증가할 때 각각 43 dB 및 41 dB로 유지되었고, 입력주파수가 500 MHz 까지 증가할 때는 입력주파수가 110 MHz의 경우에 비해 3 dB 정도만 감소되었다.

• 대한전자공학회논문지TC
• /
• 제44권1호
• /
• pp.69-78
• /
• 2007

T-DMB 및 mobile-DTV를 위한 주파수 합성기를 1.8V $0.18{\mu}m$ CMOS 공정으로 설계하였다. VCO는 PMOS를 사용하여 위상잡음을 감소시켰고, 인덕터와 캐패시터, 버렉터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 920MHz-2100MHz 대역에서 동작이 가능한 것을 확인하였다. 버렉터 캐패시턴스의 선형 특성을 개선하는 버렉터 바이어스 개수를 2개로 최소화 하였고, 버렉터 스위칭 기법으로 $K_{VCO}$(VCO 이득)를 일정하게 유지할 수 있었다. 추가적으로, VCO 이득 보정 회로를 이용해서 VCO 이득을 유지하면서, VCO 이득의 간격을 일정하게 유지하도록 설계하였다. VCO와 PFD, CP, LF는 Cadence Spectre를 이용하여 검증하였고, 분주기는 Spectre와 Matlab Simulink, ModelSim, HSPICE를 이용하여 검증하였다. VCO의 소모 전력은 10mW, 56.3%의 tuning range, 1.58GHz 출력 주파수에서 -127dBc/Hz @ 1MHz offset(오프셋)의 잡음 특성을 확인하였다. 주파수 합성기의 전체 소모 전력은 18mW, 주파수 합성기의 고착시간은 약 $140{\mu}s$이다.

• 한국전자통신학회논문지
• /
• 제7권6호
• /
• pp.1429-1435
• /
• 2012

태양광 시스템이나 연료전지 시스템 그리고 전기자동차에 많이 사용되는 DC-DC 컨버터는 부스트 컨버터이다. 이러한 부스트 컨버터를 병렬로 연결하고 위상차를 두고 동작하여 입출력 전류리플을 줄이는 인터리브드 부스트 컨버터가 최근에 많이 사용되고 있다. 이 회로는 입출력 전류 리플이 작기 때문에 입출력 커패시터의 크기를 줄일 수 있다. 따라서 기존의 전해 커패시터를 신뢰성이 우수한 필름 커패시터로 교체할 수 있고 이는 전체 시스템의 수명 및 신뢰성을 향상시킬 수 있다. 본 논문에서는 다단 인터리브드 부스트 컨버터에 사용되는 출력 커패시터의 전류리플 수식을 유도하고 듀티에 따른 특성을 알아본다. 이를 확인하기 위해서 PSIM 툴을 이용하여 계산된 값과 비교를 할 것이다.

• 한국전자파학회논문지
• /
• 제18권9호
• /
• pp.1023-1029
• /
• 2007

본 논문은 Laguerre 다항식을 이용하여 BLT 방정식을 시간 영역에서 해석하는 방법을 제안한다. 본 논문은 Laguerre 다항식의 재귀적 성질과 미분 및 적분 등의 특성을 이용하여 시간 영역에서의 전송 선로의 BLT 방정식해를 구하였다. 위의 해석 방법을 저항과 커패시터가 부하로 있는 2선 전송 선로에 적용하여, 외부에서 평면파펄스가 인가되었을 때의 각 전송 선로 종단에서의 전압의 파형을 주파수 영역의 BLT 결과를 IFFT한 값과 비교함으로 정확성을 확인하였다.

• 한국전자파학회논문지
• /
• 제22권2호
• /
• pp.162-172
• /
• 2011

본 논문에서는 WiMAX 주파수 대역(2.3~2.7 GHz)에서 동작하는 4 W급 소형 전력증폭기 모듈을 설계, 제작하였다. 본 연구에 사용된 능동소자는 최근 발표된 Triquint사의 GaN HEMT 소자(Bare-chip)이다. 본 논문에서는 전력증폭기를 설계하기 위하여, 먼저 자체 제작한 조정용 지그(jig)를 사용하여 상용 칩의 최적 임피던스를 실험을 통해 추출하였으며, 추출한 임피던스를 적용한 EM-simulation으로 F급 설계를 행하였다. 소형의 패키지(모듈)에 집적하고 정합하기 위하여 인덕터와 커패시터는 각각 spiral inductor, interdigital capacitor로 구현하였다. 소형으로($4.4{\times}4.4\;mm^2$) 패키지된 전력증폭기 모듈의 경우, 출력은 36 dBm, 효율은 50 % 그리고 2차 및 3차 고조파에 대한 고조파 억제는 40 dBc 이상의 특성을 보였다.

• 한국전자파학회논문지
• /
• 제24권1호
• /
• pp.82-90
• /
• 2013

본 논문에서는 고주파 회로 모델링을 이용하여 전기자동차의 모터 구동 시스템으로부터 방출되는 전도성 전자파 노이즈를 시스템-레벨에서 분석하였다. 관련 전도 방출의 주요 원인은 모터 구동 시스템에서 사용하는 펄스폭 변조방식의 스위칭 동작에 기인하며, 이러한 전도 방출은 공통-임피던스 결합 및 유도성 결합을 통해 AM/FM 주파수 대역에서의 무선주파수 간섭을 유발한다. 이러한 문제를 분석하기 위해 모터 구동 시스템을 구성하고 있는 IGBT와 고압 커패시터, 인버터, 모터 및 고전압 케이블과 버스 바에 대한 기본 회로는 물론, 각 부분에서 존재하는 기생 성분 및 비선형 특성을 해석하여 모터 구동 시스템 전체를 포함한 시스템-레벨의 고주파 등가회로 모델을 제안하였다. 이러한 모델을 이용한 모터 구동시스템의 전도 방출 특성을 시뮬레이션하고, 측정하였으며, 비교적 큰 해석구조임에도 불구하고 두 결과가 비교적 잘 일치함을 확인하였다. 향후 이러한 접근방법이 전기자동차의 전자파 적합성 설계에 효과적으로 사용될 수 있을 것으로 기대한다.

• 한국전자파학회논문지
• /
• 제27권11호
• /
• pp.1019-1022
• /
• 2016

본 논문에서는 드레인 분기 커패시터를 사용하여 입 출력 간 동위상을 제공함과 동시에 각 트랜지스터에 최적 부하 임피던스를 제공하는 비균일 분산 전력증폭기 설계 기법을 2~16 GHz GaN 광대역 전력증폭기 MMIC 설계에 적용하고, 칩을 제작하여 결과를 평가하였다. Win Semiconductors사의 $0.25{\mu}m$ GaN HEMT 공정으로 제작된 MMIC 칩은 크기가 $3.9mm{\times}3.1mm$이며, 주파수 대역 내에서 12 dB 이상의 선형 이득 및 10 dB 이상의 입력 반사 손실을 보였다. 연속파모드 포화출력 조건에서 측정된 출력 전력은 36.2~38.5 dBm의 값을 보였고, 전력부가효율은 약 8~16 %를 나타내었다.