Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

An 8b 220 MS/s 0.25 um CMOS Pipeline ADC with On-Chip RC-Filter Based Voltage References

온-칩 RC 필터 기반의 기준전압을 사용하는 8b 220 MS/s 0.25 um CMOS 파이프라인 A/D 변환기

  • 이명진 (서강대학교 전자공학과) ;
  • 배현희 (LG전자 디지털 미디어 연구소) ;
  • 배우진 (서강대학교 전자공학과) ;
  • 조영재 (서강대학교 전자공학과) ;
  • 이승훈 (서강대학교 전자공학과) ;
  • 김영록 (서강대학교 전자공학과)
  • Published : 2004.10.01
Download PDF
⟨ Previous Next ⟩

Abstract

This work proposes an 8b 220 MS/s 230 mW 3-stage pipeline CMOS ADC with on-chip filers for temperature- and power- insensitive voltage references. The proposed RC low-pass filters improve switching noise performance and reduce reference settling time at heavy R & C loads without conventional off-chip large bypass capacitors. The prototype ABC fabricated in a 0.25 um CMOS occupies the active die area of 2.25 $\textrm{mm}^2$ and shows the measured DNL and INL of maximum 0.43 LSB and 0.82 LSB, respectively. The ADC maintains the SNDR of 43 dB and 41 dB up to the 110 MHz input at 200 MS/s and 220 MS/s, respectively, while the SNDR at the 500 MHz input is degraded as much as only 3 dB than the SNDR at the 110 MHz input.

본 논문에서는 온도 및 전원전압에 덜 민감한 기준전압을 위해 온-칩 필터를 사용하는 8b 220 MS/s 230 rnW 3단 파이프라인 CMOS A/D 변환기 (ADC) 회로를 제안한다. 제안하는 RC 저대역 필터는 기존의 큰 값을 가진 칩 외부의 바이패스 캐패시터를 사용하지 않고도 고속 동작 시 발생하는 여러 가지 잡음을 효과적으로 감쇄시키고 큰 R, C 부하에서도 기준전압의 정착시간을 줄인다. 시제품 ADC는 0.25 um CMOS 공정을 이용하여 설계 및 제작되었고, 입/출력단의 패드를 제외한 코어 면적은 2.25 ㎟ 이며 측정된 DNL 및 INL은 각각 -0.35～+0.43, LSB, -0.82～+0.71 LSB 수준을 보여준다. 또한, SNDR은 200 MS/s, 220 MS/s 샘플링 주파수에서 입력 주파수가 수 MHz에서 110 MHz까지 증가할 때 각각 43 dB 및 41 dB로 유지되었고, 입력주파수가 500 MHz 까지 증가할 때는 입력주파수가 110 MHz의 경우에 비해 3 dB 정도만 감소되었다.

Keywords

References

  1. Y. T. Wang and B. Razavi, 'An 8-bit 150-MHz CMOS A/D Converter,' IEEE J. Solid-State Circuits, vol. 35, pp. 308-317, Mar. 2000 https://doi.org/10.1109/4.826812
  2. G. Feygin, K. Nagaraj, R. Chattopadhyay, R. Herrera, I. Papantonopoulos, D. Martin, P. Wu and S. Pavan, 'A 165 MS/s 8-bit CMOS A/D converter with background offset cancellation,' in Proc. IEEE Custom Integrated Circuits Conf., May 2001, pp. 153-156 https://doi.org/10.1109/CICC.2001.929745
  3. S. S. Kim, and M. K. Song, 'An 8-bit 200 MSPS CMOS A/D converter for analog interface module of TFT-LCD driver,' in Proc. IEEE Int. Symp, Circuits and Systems, vol. 1, May 2001, pp. 528-531 https://doi.org/10.1109/ISCAS.2001.921909
  4. J. Vandenbussche, K. Uyttenhove, E. Lauwers, M. Steyaert and G. Gielen, 'A 8-bit 200 MS/s Interpolating/Averaging CMOS A/D Converter ,' in Proc. IEEE Custom Integrated Circuits Conf., May 2002, pp, 445-448 https://doi.org/10.1109/CICC.2002.1012871
  5. K. Oulton, R. Neff, A. Muto, W. Liu, A. Burstein, and M. Heshami, 'A 4GSample/s 8b ADC in 0.35 um CMOS,' in ISSCC Dig. Tech. Papers, Feb. 2002, pp. 126-127
  6. K. Irie, N. Kusayanagi, T. Kawachi, T. Nishibu, and Y. Matsumori, 'An 8b 500 MHz full Nyquist cascade A/D converter,' in Symp, VLSI Circuits Dig. Tech. Papers, June 1999, pp. 77-78 https://doi.org/10.1109/VLSIC.1999.797241
  7. K. Poulton, K. L. Knudsen, J. Kerley, J. Kang, J. Tani, E. Cornish, and M. VanGrouw, 'An 8-GSa/s 8-bit ADC System,' in Symp, VLSI Circuits Dig. Tech. Papers, June 1997, pp. 23-24
  8. R. H. Walden, 'Analog-to-digital converter survey and analysis,' IEEE J. Solid-State Circuits, vol. 17, pp. 539-550, Apr. 1999 https://doi.org/10.1109/49.761034
  9. S. M. Yoo, T. H. Oh, J. W. Moon, S. H. Lee, and U. K. Moon, 'A 2.5V 10b 120 Msample/s CMOS pipelined ADC with high SFDR,' in Proc. IEEE Custom Integrated Circuits Conf., May 2002, pp. 441-444 https://doi.org/10.1109/CICC.2002.1012869
  10. A. M. Abo and P. R. Gray, 'A 1.5-V, 10-bit, 14.3-MS/s CMOS pipelined analog-to-digital converter,' IEEE J. Solid-State Circuits, vol. 34, no. 5, pp. 599-606, May 1999 https://doi.org/10.1109/4.760369
  11. M. J. Kim, H. S. Yoon, Y. J. Lee, and S. H. Lee, 'An 11b 70 MHz 1.2 $mm^2$ 49 mW 0.18 um CMOS ADC with on-chip current /voltage references,' in Proc. Eur. Solid-State Circuits Conf., Sep. 2002, pp. 463-466
  12. S. H. Lewis and P. R. Gray, 'A Pipelined 5-MSample/s 9-bit Analog-to-Digital Converter,' IEEE J. Solid-State Circuits, vol. 22, pp. 954-961, Dec. 1987 https://doi.org/10.1109/JSSC.1987.1052843