• 한국전기전자재료학회논문지
• /
• 제27권3호
• /
• pp.137-140
• /
• 2014

With the recent advent of through silicon via (TSV) technology, wafer level-TSV interconnection become feasible in high volume manufacturing. To increase the manufacturing productivity, it is required to develop equipment for backside passivation layer deposition for TSV wafer bonding process with high deposition rate and low film stress. In this research, we investigated the relationship between process parameters and the induced wafer stress of PECVD silicon nitride film on 300 mm wafers employing statistical and artificial intelligence modeling. We found that the film stress increases with increased RF power, but the pressure has inversely proportional to the stress. It is also observed that no significant stress change is observed when the gas flow rate is low.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.793-796
• /
• 2005

In this paper, we propose a method which can improve uniformity of a miniaturized electron beam array for inspection of very small pattern with high speed using vertical interconnection. This method enables the individual control of columns so that it can reduce the deviation of beam current, beam size, scan range and so on. The test device that used vertical interconnection method was fabricated by multiple wafer bonding and metal reflow. Two silicon and one glass wafers were bonded and metal interconnection by melting of electroplated AuSn was performed. The contact resistance was under $10{\Omega}$.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권3호
• /
• pp.133-139
• /
• 2007

Future MEMS systems will be composed of larger varieties of devices with very different functionality such as electronics, mechanics, optics and bio-chemistry. Integration technology of heterogeneous devices must be developed. This article first deals with the current development trend of new fabrication technologies; those include self-assembling of parts over a large area, wafer-scale encapsulation by wafer-bonding, nano imprinting, and roll-to-roll printing. In the latter half of the article, the concept towards the heterogeneous integration of devices and functionality into micro/nano systems is described. The key idea is to combine the conventional top-down technologies and the novel bottom-up technologies for building nano systems. A simple example is the carbon nano tube interconnection that is grown in the via-hole of a VLSI chip. In the laboratory level, the position-specific self-assembly of nano parts on a DNA template was demonstrated through hybridization of probe DNA segments attached to the parts. Also, bio molecular motors were incorporated in a micro fluidic system and utilized as a nano actuator for transporting objects in the channel.

• 마이크로전자및패키징학회지
• /
• 제15권2호
• /
• pp.29-36
• /
• 2008

본 연구에서는 MEMS 소자의 직접화 및 소형화에 필수적인 through-wafer via interconnect의 신뢰성 문제를 연구하였다. 이를 위하여 Au-Sn eutectic 접합 기술을 이용하여 밀봉(hermetic) 접합을 한 웨이퍼 레벨 MEMS 패키지 소자를 개발하였으며, 전기도금법을 이용하여 수직 through-hole via 내부를 구리로 충전함으로써 전기적 연결을 시도하였다. 제작된 MEMS 패키지의 크기는 $1mm{\times}1mm{\times}700{\mu}m$이었다. 제작된 MEMS패키지의 신뢰성 수행 결과 비아 홀(via hole)주변의 크랙 발생으로 패키지의 파손이 발생하였다. 구리 through-via의 기계적 신뢰성에 영향을 줄 수 있는 여러 인자들에 대해서 수치적 해석 및 실험적인 연구를 수행하였다. 분석 결과 via hole의 크랙을 발생시킬 수 있는 파괴 인자로서 열팽창 계수의 차이, 비아 홀의 형상, 구리 확산 현상 등이 있었다. 궁극적으로 구리 확산을 방지하고, 전기도금 공정의 접합력을 향상시킬 수 있는 새로운 공정 방식을 적용함으로써 비아 홀 크랙으로 인한 패키지의 파괴를 개선할 수 있었다.

• 정보저장시스템학회논문집
• /
• 제2권3호
• /
• pp.163-168
• /
• 2006

Small form factor optical pickup (SFFOP) corresponding to BD specifications is strongly proposed for the next-generation portable storage device. In order to generate SFFOP, small sized optical pickup has been fabricated. We have developed a small sited optical pickup that is called the integrated optical pickup (IOP). The fabrication method of this system is mainly dependant on the use of the wafer based micro fabrication technology, which has been used in MEMS process such as photolithography, reactive ion etching, wafer bonding, and packaging process. This approach has the merits for mass production and high assembling accuracy. In this study, to generate the small sized optical pickup for high recording capacity, IOP corresponding to BD specifications has been designed and developed, including three main parts, 1) design, fabrication and evaluation of objective lens unit, 2) design and fabrication of IOP and 3) evaluation process of FES and TES.

• 마이크로전자및패키징학회지
• /
• 제21권4호
• /
• pp.91-96
• /
• 2014

TSV기술은 실리콘 칩에 관통 홀(through silicon via)을 형성하고, 비아 내부에 전도성 금속으로 채워 수직으로 쌓아 올려 칩의 집적도를 향상시키는 3차원 패키징 기술로서, 와이어 본딩(wire bonding)방식으로 접속하는 기존의 방식에 비해 배선의 거리를 크게 단축시킬 수 있다. 이를 통해 빠른 처리 속도, 낮은 소비전력, 높은 소자밀도를 얻을 수 있다. 본 연구에서는 웨이퍼 레벨에서의 TSV 충전 경향을 조사하기 위하여, 실리콘의 칩 레벨에서부터 4" 웨이퍼까지 전해 도금법을 이용하여 Cu를 충전하였다. Cu 충전을 위한 도금액은 CuSO4 5H2O, H2SO4 와 소량의 첨가제로 구성하였다. 양극은 Pt를 사용하였으며, 음극은 $0.5{\times}0.5 cm^2{\sim}5{\times}5cm^2$ 실리콘 칩과 4" 실리콘 wafer를 사용하였다. 실험 결과, $0.5{\times}0.5cm^2$ 실리콘 칩을 이용하여 양극과 음극과의 거리에 따라 충전률을 비교하여 전극간 거리가 4 cm일 때 충전률이 가장 양호하였다. $5{\times}5cm^2$ 실리콘 칩의 경우, 전류 공급위치로부터 0~0.5 cm 거리에 위치한 TSV의 경우 100%의 Cu충전률을 보였고, 4.5~5 cm 거리에 위치한 TSV의 경우 충전률이 약 95%로 비아의 입구 부분이 완전히 충전되지 않는 경향을 보였다. 전극에서 멀리 떨어져있는 TSV에서 Cu 충전률이 감소하였으며, 안정된 충전을 위하여 전류를 인가하는 시간을 2 hrs에서 2.5 hrs로 증가시켜 4" 웨이퍼에서 양호한 TSV 충전을 할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제25권4호
• /
• pp.75-81
• /
• 2018

Cu-Cu 웨이퍼 본딩 강도를 향상시키기 위한 Cu 박막의 표면처리 기술로 $Ar-N_2$ 플라즈마 처리 공정에 대해 연구하였다. $Ar-N_2$ 플라즈마 처리가 Cu 표면의 구조적 특성에 미치는 영향을 X선 회절분석법, X선 광전자 분광법, 원자간력현미경을 이용하여 분석하였다. Ar 가스는 플라즈마 점화 및 이온 충격에 의한 Cu 표면의 활성화에 사용되고, $N_2$ 가스는 패시베이션(passivation) 층을 형성하여 -O 또는 -OH와 같은 오염으로부터 Cu 표면을 보호하기 위한 목적으로 사용되었다. Ar 분압이 높은 플라즈마로 처리한 시험편은 표면이 활성화되어 공정 이후 더 많은 산화가 진행되었고, $N_2$ 분압이 높은 플라즈마 시험편에서는 Cu-N 및 Cu-O-N과 같은 패시베이션 층과 함께 상대적으로 낮은 수치의 산화도가 관찰되었다. 본 연구에서는 $Ar-N_2$ 플라즈마 처리가 Cu 표면에서 Cu-O 형성 억제 반응에 기여하는 것을 확인할 수 있었으나 추가 연구를 통하여 질소 패시베이션 층이 Cu 웨이퍼 전면에 형성되기 위한 플라즈마 가스 분압 최적화를 진행하고자 한다.

• 마이크로전자및패키징학회지
• /
• 제8권4호
• /
• pp.11-15
• /
• 2001

본 연구에서는 RF-MEMS소자의 웨이퍼레벨 패키징에 적용하기 위한 밀봉 실장 방법에 대하여 연구를 하였다. 비전도성 B-stage에폭시를 사용하여 밀봉 실장하는 방법은 플립칩 접합 방법과 함께 MEMS 소자 패키징에 많은 장점을 줄 것이다. 특히 소자의 동작뿐만 아니라 기생성분의 양을 줄여야 하는 RF-MEMS 소자에는 더욱더 많은 장전을 보여준다. 비전도성 B-stage 에폭시는 2차 경화가 가능한 것으로 우수한 밀봉 실장 특성을 보였다. 패키징시 상부기관으로 사용되는 유리기판 위에 500 $\mu\textrm{m}$의 밀봉선을 스크린 프린팅 방식으로 패턴닝을 한 후에 $90^{\circ}C$와 $170^{\circ}C$에서 열처리를 하였다. 2차 경화 후 패턴닝된 모양이 패키징 공정이 끝날 때까지 계속 유지가 되었다. 패턴닝 후 에폭시 놀이가 4인치 웨이퍼에서 $\pm$0.6$\mu\textrm{m}$의 균일성을 얻었으며, 접합강토는 20 MPa을 얻었다. 또한 밀봉실장 특성을 나타내는 leak rate는 $10^{-7}$ cc/sec를 얻었다.

• 센서학회지
• /
• 제23권5호
• /
• pp.326-331
• /
• 2014

In this study, a MEMS microphone that uses $Si_3N_4$ as the vibration membrane was produced for application as an auditory device using a sound visualization technique (sound visualization) for the hearing impaired. Two sheets of 6-inch silicon wafer were each fabricated into a vibration membrane and back plate, after which, wafer bonding was performed. A certain amount of charge was created between the bonded vibration membrane and the back plate electrodes, and a MEMS microphone that functioned through the capacitive method that uses change in such charge was fabricated. In order to evaluate the characteristics of the prepared MEMS microphone, the frequency flatness, frequency response, properties of phase between samples, and directivity according to the direction of sound source were analyzed. The MEMS microphone showed excellent flatness per frequency in the audio frequency (100 Hz-10 kHz) and a high response of at least -42 dB (sound pressure level). Further, a stable differential phase between the samples of within -3 dB was observed between 100 Hz-6 kHz. In particular, excellent omnidirectional properties were demonstrated in the frequency range of 125 Hz-4 kHz.

• Transactions on Electrical and Electronic Materials
• /
• 제14권2호
• /
• pp.63-66
• /
• 2013

This paper describes the highly productive process technologies of microprobe arrays, which were used for a probe card to test a Dynamic Random Access Memory (DRAM) chip with fine pitch pads. Cantilever-type microprobe arrays were fabricated using conventional micro-electro-mechanical system (MEMS) process technologies. Bonding material, gold-tin (Au-Sn) paste, was used to bond the Ni-Co alloy microprobes to the ceramic space transformer. The electrical and mechanical characteristics of a probe card with fabricated microprobes were measured by a conventional probe card tester. A probe card assembled with the fabricated microprobes showed good x-y alignment and planarity errors within ${\pm}5{\mu}m$ and ${\pm}10{\mu}m$, respectively. In addition, the average leakage current and contact resistance were approximately 1.04 nA and 0.054 ohm, respectively. The proposed highly productive microprobes can be applied to a MEMS probe card, to test a DRAM chip with fine pitch pads.