• 전자공학회논문지SC
• /
• 제46권4호
• /
• pp.64-69
• /
• 2009

본 논문은 모바일 디스플레이모듈의 signal integrity와 power integrity의 시뮬레이션 방법에 관한 것이다. 본 제안 방법은 커넥터, FPCB, 드라이버IC를 포함하는 회로모듈 해석에 사용할 수 있다. 최근에 모바일 디스플레이 업계의 시리얼 인터커넥션기술에 대한 필요성 대두로 시스템오동작 방지 및 전자기파 발생을 억제하기 위해 신호선과 전원전압에 대한 섬세한 컨트롤이 필요하다. S파라미터와 Z파라미터 분석으로 주파수 도메인과 시간 도메인에서의 상관관계를 분석한다. 멀티포트 매크로를 이용하여 시간 도메인에서 sigh integrity를 power integrity에 함께 분석할 수 있다.

• 한국전자통신학회논문지
• /
• 제7권2호
• /
• pp.213-219
• /
• 2012

본 논문은 외부 영향에 의하여 고속 정보시스템의 모듈사이에서 발생되는 전송잡음과 왜곡신호에 대한 신호 보전의 방법에 대하여 제안하였다. 고속 전송선로의 왜곡효과를 제거하기 위하여 전송선로 임피던스 정합에 의한 신호보전(signal integrity)은 고속 동작에 따른 전송선로효과 발생조건을 ADS로 모델링한 후 최적의 임피던스 정합을 단선 및 차동인터페이스 방식으로 구분하였다. 실험한 결과, 고속 정보통신시스템에 따르는 신호지연을 고려하여 최적의 단자 임피던스 값을 정합시켜 고속 신호의 최적 보전이 가능함을 보여 주었다.

• 한국전자파학회지:전자파기술
• /
• 제24권2호
• /
• pp.3-14
• /
• 2013

In this paper, key design issues and considerations for Signal Integrity(SI) and Power Integrity(PI) of a TSV-based 3D IC are introduced. For the signal integrity and power integrity of a TSV-based 3-D IC channel, analytical modeling and analysis results of a TSV-based 3-D channel and power delivery network (PDN) are presented. In addition, various design techniques and solutions which are to improve the electrical performance of a 3-D IC are investigated.

• 한국항공우주학회지
• /
• 제48권1호
• /
• pp.63-72
• /
• 2020

본 연구에서는 위성용 전장품 보드의 성능 요구조건과 설계 복잡도가 높아지면서 증가되는 노이즈 문제를 최소화하기 위해 전원 건전성(Power Integrity) 및 신호 건전성(Signal Integrity)의 설계 분석이 수행되었고 이를 통해 적용된 설계 개선 내용을 기술하였다. 전원 건전성은 정전류 전압강하(DC IR drop) 해석을 통해 정적 전원의 특성을 분석하였고, 각 전원의 임피던스 해석을 통해 동적 전원의 특성을 분석하여 각 분석 결과를 이용한 설계 개선 방안들이 적용되었다. 신호 건전성 측면에서는 주요 데이터버스 신호에 대한 시간영역 파형 분석과 PCB(Printed Circuit Board) 설계 수정을 통해 노이즈가 개선된 결과를 확인하였다. 또한 설계된 PCB 보드의 전원 층에 대한 공진모드를 분석하여 발생된 공진 영역들에 완화 조치를 적용하였고 조치결과를 시뮬레이션을 통해 확인하였다. 최종적으로 분석을 통해 설계 개선이 적용된 유닛에 대해 수정 전과 후의 EMC(Electro Magnetic Compatibility) RE(Radiated Emission) 노이즈 측정결과를 비교함으로써 방사성 노이즈가 감소되었음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제45권1호
• /
• pp.14-19
• /
• 2008

현대 반도체의 소형화 및 고성능화로 인해 반도체 테스팅 분야는 다양한 문제점에 봉착하고 있다. 이중 연결선에 대한 signal integrity 문제는 SoC와 같은 고집적 회로에서 반드시 해결해야할 문제이다. 본 논문에서는 연결선의 signal integrity 테스트를 위한 효과적인 테스트 패턴 적용 방안을 제안한다. 제안하는 테스트 패턴은 경계 주사 구조를 통해 적용 가능하며, 상당히 짧은 테스트 시간으로 매우 효과적인 테스트를 수행할 수 있다.

• 한국전자파학회지:전자파기술
• /
• 제24권2호
• /
• pp.35-50
• /
• 2013

This paper discusses effects of mesh planes on signal integrity in high-speed glass ceramic packages. One of serious signal integrity issues in high-speed glass ceramic packages is high far-end (FE) noise coupling between signal interconnects. Based on signal integrity analysis, a methodology is presented for reducing far-end noise coupling between signal interconnects in high-speed glass ceramic modules. This methodology employing power/ground mesh planes with alternating spacing and a via-connected coplanar-type shield (VCS) structure is suggested to minimize far-end noise coupling between signal lines in high-speed glass ceramic packages. Optimized interconnect structure based on this methodology has demonstrated that the saturated far-end noise coupling of a typical interconnect structure in glass ceramic modules could be reduced significantly by 73.3 %.

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2008년도 제7회 추계학술대회 및 정기총회
• /
• pp.391-394
• /
• 2008

• ETRI Journal
• /
• 제41권5호
• /
• pp.670-683
• /
• 2019

In this paper, we analyzed the signal integrity of a system interconnection module for a proposed high-density server. The proposed server integrates several components into a chassis. Therefore, the proposed server can access multiple computing resources. To support the system interconnection, among the highly integrated computing resources, the interconnection module, which is based on Serial RapidIO, has been newly adopted and supports a bandwidth of 800 Gbps while routing 160 differential signal traces. The module was designed for two different stack-up types on a printed circuit board. Each module was designed into 12- (version 1) and 14-layer (version 2) versions with thicknesses of 1.5T and 1.8T, respectively. Version 1 has a structure with two consecutive high-speed signal-layers in the middle of two power planes, whereas Version 2 has a single high-speed signal placed only in the space between two power planes. To analyze the signal integrity of the module, we probed the S-parameters, eye-diagrams, and crosstalk voltages. The results show that the high-speed signal integrity of Version 2 has a better quality than Version 1, even if the signal trace length is increased.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
• /
• pp.9-14
• /
• 2006

Galileo is the European Global Navigation Satellite System, under civilian control, and consists on a constellation of medium Earth orbit satellites and its associated ground infrastructure. Galileo will provide to their users highly accurate global positioning services and their associated integrity information. The elements in charge of the computation of Galileo navigation and integrity information are the OSPF (Orbit Synchronization Processing Facility) and IPF (Integrity Processing Facility), within the Galileo Ground Mission Segment (GMS). Navigation algorithms play a key role in the provision of the Galileo Mission, since they are responsible for computing the essential information the users need to calculate their position: the satellite ephemeris and clock offsets. Such information is generated in the Galileo Ground Mission Segment and broadcast by the satellites within the navigation signal, together with the expected a-priori accuracy (SISA: Signal-In-Space Accuracy), which is the parameter that in fault-free conditions makes the overbounding the predicted ephemeris and clock model errors for the Worst User Location. In parallel, the integrity algorithms of the GMS are responsible of providing a real-time monitoring of the satellite status with timely alarm messages in case of failures. The accuracy of the integrity monitoring system is characterized by the SISMA (Signal In Space Monitoring Accuracy), which is also broadcast to the users through the integrity message.

• 대한전자공학회논문지SD
• /
• 제43권7호
• /
• pp.20-28
• /
• 2006

본 논문에서는 불규칙하고 복잡한 다층(multi-layer) RLC 배선에 대하여 TWA(Traveling-wave-based Waveform Approximation)을 기반으로 한 새로운 시그널 인테그러티 검증에 대한 방법을 제시한다. 실제 레이아웃 구조의 불규칙한 배선을 가상 직선 배선으로 변환하고 이를 TWA 기법을 사용하여 효율적으로 검증하였다. 여기서 제안된 방법은 3차원 구조에 대한 회로 모델을 사용한 일반적인 SPICE 시뮬레이션에 비하여 계산시간을 현저하게 단축시킬 수 있으며, 타이밍의 경우 5% 이내에서, 크로스톡의 경우 10% 이내에서 정확하다는 것을 보인다.