• 한국전기전자재료학회논문지
• /
• 제19권9호
• /
• pp.808-812
• /
• 2006

In this dissertation, Ru-Zr metal gate electrode deposited on two kinds of dielectric were formed for MOS capacitor. Sample co-sputtering method was used as a alloy deposition method. Various atomic composition was achieved when metal film was deposited by controlling sputtering power. To study the characteristics of metal gate electrode, C-V(capacitance-voltage) and I-V(current-voltage) measurements were performed. Work function and equivalent oxide thickness were extracted from C-V curves by using NCSU(North Carolina State University) quantum model. After the annealing at various temperature, thermal/chemical stability was verified by measuring the variation of effective oxide thickness and work function. This dissertation verified that Ru-Zr gate electrodes deposited on $SiO_{2}\;and\;ZrO_{2}$ have compatible work functions for NMOS at the specified atomic composition and this metal alloys are thermally stable. Ru-Zr metal gate electrode deposited on $SiO_{2}\;and\;ZrO_{2}$ exhibit low sheet resistance and this values were varied with temperature. Metal alloy deposited on two kinds of dielectric proposed in this dissertation will be used in company with high-k dielectric replacing polysilicon and will lead improvement of CMOS properties.

• Transactions on Electrical and Electronic Materials
• /
• 제5권5호
• /
• pp.169-172
• /
• 2004

Deep sub-micron device required to get the superior ultra thin gate oxide characteristics. In this research, I will recommend a novel shallow trench isolation structure(STI) for thin gate oxide and a $N_2$O gate oxide 30 $\AA$ by NO ambient process. The local oxidation of silicon(LOCOS) isolation has been replaced by the shallow trench isolation which has less encroachment into the active device area. Also for $N_2$O gate oxide 30 $\AA$, ultra thin gate oxide 30 $\AA$ was formed by using the $N_2$O gate oxide formation method on STI structure and LOCOS structure. For the metal electrode and junction, TiSi$_2$ process was performed by RTP annealing at 850 $^{\circ}C$ for 29 sec. In the viewpoints of the physical characteristics of MOS capacitor, STI structure was confirmed by SEM. STI structure was expected to minimize the oxide loss at the channel edge. Also, STI structure is considered to decrease the threshold voltage, result in a lower Ti/TiN resistance( Ω /cont.) and higher capacitance-gate voltage(C- V) that made the STI structure more effective. In terms of the TDDB(sec) characteristics, the STI structure showed the stable value of 25 % ～ 90 % more than 55 sec. In brief, analysis of the ultra thin gate oxide 30 $\AA$ proved that STI isolation structure and salicidation process presented in this study. I could achieve improved electrical characteristics and reliability for deep submicron devices with 30 $\AA$ $N_2$O gate oxide.

• 마이크로전자및패키징학회지
• /
• 제7권3호
• /
• pp.37-44
• /
• 2000

Electrochemical impedance spectroscopy (EIS)를 이용하여 에폭시 수지 조성물이 코팅된 알루미늄 패드의 부식거동을 연구하였다. 에폭시 수지 조성물은 반도체 패키지 봉지용으로써 80 wt%의 충전재를 포함하고 있으며, $100^{\circ}C$의 끊는 가혹 조건에서 탈이온수 (deionized water)를 사용하여 에폭시 조성들에 침투시켰다. 흡습이 진행되면서 에폭시 조성물 및 알루미늄/에폭시 계면에서의 저항 감소와 커패시턴스 증가가 관찰되었으며 , 약 170 시간까지는 물분자와 유기물로부터 발생된 이온이 에폭시 조성물에 포화되고, 그 이후에는 계면에 침투하여 금속의 부식을 발생시키는 것을 알 수 있었다. 수분 흡습에 따른 에폭시 조성물/금속간의 접착강도 측정으로부터 계면에 물분자 및 이온이 포화됨에 따라 접착강도가 감소하는 것을 예상할 수 있었으며, 반도체 패키지용 에폭시 수지 조성물에 의한 알루미늄 전극의 부식을 방지하기 위해서는 충전재의 함량증가가 필수적이라는 것을 알 수 있었다.

• 한국자기학회지
• /
• 제14권3호
• /
• pp.109-113
• /
• 2004

구형파의 디지털 자료를 전송하기에 적합한 구조의 휘트스톤 브리지 형태로 GMR 아이솔레이터를 모델링하고, 여기에서 입력전류에 대한 출력전압특성을 시간영역에서 조사하였다. GMR 아이솔레이터를 자기적 부분과 전기적 부분으로 나누고 제조된 스핀벨브 소자의 측정결과를 대입하여 출력전압을 구할 수 있는 모델링 순서도를 설정하였다. 자기적 모델링으로는 평판코일의 3차핀 모델을 FEM방법으로 해석하여 입력전류에 의해 생성되는 자장의 세기를 구하였다. 전기적 모델링을 위해 평판코일의 저항과 인덕턴스 그리고 정전용량을 계산하여, 시간영역에서 입력전류파형과 이에 따른 자기장파형을 구하였다. 마지막으로 스핀밸브의 MR-H 측정곡선과 평판코일에서 발생된 자장의 세기를 조합하여 아이솔레이터의 출력전압파형을 계산하였다. 여기에서 GMR 아이솔레이터의 입력전류파형에 비해 코일전류파형의 진폭이 최고 100％ 정도 증가하거나 90 ％ 정도 감소하고, 주기의 10％ 정도에 해당하는 지연이 발생하였다. 그럼에도 출력전압 파형은 스핀밸브의 히스테리시스 특성 때문에 400 Mbit/s 이상의 전송속도에서 입력전류파형과 비슷하게 복원되어 전달될 수 있음을 예측할 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권2호
• /
• pp.117-123
• /
• 2004

A 30 nm $In_{0.7}GaAs$ High Electron Mobility Transistor (HEMT) with triple-gate has been successfully fabricated using the $SiO_2/SiN_x$ sidewall process and BCB planarization. The sidewall gate process was used to obtain finer lines, and the width of the initial line could be lessened to half by this process. To fill the Schottky metal effectively to a narrow gate line after applying the developed sidewall process, the sputtered tungsten (W) metal was utilized instead of conventional e-beam evaporated metal. To reduce the parasitic capacitance through dielectric layers and the gate metal resistance ($R_g$), the etchedback BCB with a low dielectric constant was used as the supporting layer of a wide gate head, which also offered extremely low Rg of 1.7 Ohm for a total gate width ($W_g$) of 2x100m. The fabricated 30nm $In_{0.7}GaAs$ HEMTs showed $V_{th}$of -0.4V, $G_{m,max}$ of 1.7S/mm, and $f_T$ of 421GHz. These results indicate that InGaAs nano-HEMT with excellent device performance could be successfully fabricated through a reproducible and damage-free sidewall process without the aid of state-of-the-art lithography equipment. We also believe that the developed process will be directly applicable to the fabrication of deep sub-50nm InGaAs HEMTs if the initial line length can be reduced to below 50nm order.

• 한국결정성장학회지
• /
• 제9권5호
• /
• pp.498-503
• /
• 1999

La가 혼입된 $BaTiO_3$를 균일침전법으로 제조하여 La의 혼입량 및 입자의 크기 변화에 따른 전기적 특성을 관찰하였다. 온도변화에 따른 저항을 측정한 결과 란탄의 농도가 0.6 mol%일 때 그리고 입자의 크기가 1.0 $\mu\textrm{m}$으로 작을 때 가장 큰 PTCR 효과를 나타내었다. 상전이온도($(T_c)$) 이상에서 온도와 1/$\varepsilon_m$(T)의 관계를 나타낸 도시에 의하면 유전상수의 변화가 Curie-weiss 법칙에 잘 다름을 알 수 있었다. 측정한 비저항과 유전상수로부터 계산한 전위장벽의 높이도 란탄의 농도가 0.6 mol%일 때 입자의 크기가 1.0$\mu\textrm{m}$으로 작을 때 가장 큰 전위장벽을 나타내었다.

• 한국전기전자재료학회논문지
• /
• 제22권1호
• /
• pp.22-28
• /
• 2009

We investigated the sintering and electric properties of ZnO-1.0 at% $TeO_2$ (ZT1) and 1.0 at% Mn-doped ZT1(ZT1M1) system. $TeO_2$ itself melts at $732^{\circ}C$ in air but forms the $ZnTeO_3$ or $Zn_2Te_3O_8$ phase with ZnO as increasing temperature and therefore retards the densification of ZnO to $1000^{\circ}C$. In ZT1M1 system, also, the densification of ZnO was retarded up to $1000^{\circ}C$ and then reached > 90% of theoretical density above $1100^{\circ}C$. It was found that a good varistor characteristics(nonlinear coefficient $a{\sim}60$) were developed in ZT1M1 system sintered at $1100^{\circ}C$ due to Mn which known as improving the nonlinearity of ZnO varistors. The results of C-V characteristics such as barrier height (${\Phi}_b$), donor density ($N_D$), depletion layer (W), and interface state density ($N_t$) in ZT1M1 ceramics were $1.8{\times}10^{17}cm^{-3}$, 1.6 V, 93 nm, and $1.7{\times}10^{12}cm^{-2}$, respectively. Also we measured the resistance and capacitance of grain boundaries with temperature using impedance and electric modulus spectroscopy. It will be discussed about the stability and homogeneity of grain boundaries using distribution parameter ($\alpha$) simulated with the Z(T)"-logf plots.

• 대한기계학회논문집B
• /
• 제39권5호
• /
• pp.391-395
• /
• 2015

15 리드 심전도는 12 리드 심전도가 진단하지 못하는 심장의 후벽질환 등을 진단하기 위하여 개발되었다. 그러나 15 리드 심전도를 이용한 심장질환 진단알고리즘을 개발하기 위해 필요한 15 리드 심전도 데이터가 부족하고, 기존의 심전도 시뮬레이터는 전극의 부착위치나 심장질환에 따라 달라지는 심전도의 형태를 예측할 수 없는 문제가 있다. 따라서 이러한 문제를 해결하기 위하여 심장을 전기적인 캐패시턴스를 가지는 15 개의 부분으로 나누고 전기적인 저항소자를 통하여 연결된 LPM 을 제작하였다. 심장의 전기전도기전을 모사하기 위하여 각 절점은 전류원과 연결되고 위치와 시간지연을 고려한 개별적인 전류를 인가하였다. 본 연구의 목적은 제작한 LPM 의 각 절점에 특정한 전류를 인가함으로써 심전도로서 활용 가능한 파형을 얻는데 있다.

• 대한전자공학회논문지SD
• /
• 제39권9호
• /
• pp.19-27
• /
• 2002

실리콘 기판가 교차하는 금속 선의 밑층 기하구조를 고려한 연결선로의 특성이 정교하게 고안된 패턴을 가지고 실험적으로 분석되었다. 이 작업에서, 여러 종류의 밑층 기하구조에 따른 전송선로을 위한 테스트 패턴들을 고안하였고, 신호 특성과 반응은 S-parameter 와 TDR을 통해 측정되었다. 사용된 패턴은 두 개의 알루미늄 선과 한 개의 텅스텐 선을 가지는 deep-submicron CMOS DRAM 기술을 가지고 설계되고 제작되었다. 패턴위에서 측정되 결과 분석으로부터, 라인 파라메터들 (특히 라인 커패시턴스와 저항) 과 그것들에 의한 신호 왜곡에 대한 밑층 구조에 의한 효과는 무시 할수 없음을 발견하였다. 그러한 결과는 고속 클럭과 데이터 라인 같은 글로벌 신호 선이나 패키지 리드의 스큐 발렌스의 심도있고 유용한 이해에 도움이 된다.

• 폴리머
• /
• 제36권4호
• /
• pp.434-439
• /
• 2012

이온성 고분자-금속 복합체(ionic polymer-metal composite, IPMC) 구동기의 구동성능 향상을 위해 전기방사를 통해 제조된 나피온/전도성 나노입자 웹을 나피온 필름의 양면에 접합시켜 전해질막을 개질하였다. 전도성 나노입자는 다층탄소나노튜브(multiwalled carbon nanotube, MWNT)와 은 나노입자가 사용되었으며, 이를 각각 나피온 용액에 분산시켜 전기방사하였다. 개질된 IPMC는 향상된 구동변위, 응답속도 및 구동력을 나타내었으며 은 나노입자에 비해 MWNT가 더욱 뛰어난 구동변위와 구동력을 유도하였고, 전도성 나노입자가 포함되지 않은 전기방사 웹을 적용한 경우에도 성능향상이 관찰되었다. 제조된 IPMC의 우수한 구동성능은 전기방사 웹의 다공성에 의한 전해액 이동의 용이성, 고분산된 전도성 나노입자에 의해 유도된 높은 전기용량 및 낮은 전극 저항 때문인 것으로 분석되었다.