• 제목/요약/키워드: Range Gate

검색결과 432건 처리시간 0.031초

Scholarly Reputation Building: How does ResearchGate Fare?

  • Nicholas, David;Herman, Eti;Clark, David
    • International Journal of Knowledge Content Development & Technology
    • /
    • 제6권2호
    • /
    • pp.67-92
    • /
    • 2016
  • Employing a newly developed conceptual framework of the tasks and activities that comprise today's digital scholarly undertaking and their potentially reputation building, maintaining and enhancing components, the efforts of ResearchGate in supporting scholars' reputation building endeavours were put under the microscope. Not unexpectedly, RG performs well in regard to basic research activities. Clearly, too, with ten metrics at its disposal, RG is in a league of its own when it comes to monitoring individual research reputation. Where RG falls down is regarding scholarly activities that do not concern pure research and so especially teaching. Its claim to have created a new way of measuring reputation is only partially true because if it wants to do so genuinely then it needs to extend the range of scholarly activities covered. RG also falls short in informing members as to the nature and changes to its service and of embracing new actors, such as citizen scientists and amateur experts.

Cryogenic voltage sampling for arbitrary RF signals transmitted through a 2DEG channel

  • Kim, Min-Sik;Kim, Bum-kyu;Kim, U.J.;Choi, H.K.;Kim, Ju-Jin;Bae, Myung-Ho
    • 한국초전도ㆍ저온공학회논문지
    • /
    • 제24권2호
    • /
    • pp.23-26
    • /
    • 2022
  • A lossless transport of an arbitrary waveform in a frequency range of 106-109 Hz through a conduction channel in a cryogenic temperature is of importance for a high-speed operation of quantum device. However, it is hard to use a commercial oscilloscope to directly detect the waveform travelling in a device located in a cryogenic system. Here, we developed a cryogenic voltage sampling technique by using a Schottky barrier gate prepared on a surface of a GaAs/AlGaAs device, which revealed that an incident rectangle waveform can transport through a 1 mm long two-dimensional conduction channel without waveform deformation up to 20 MHz, while further study is needed to increase the detection frequency.

항만 게이트의 데미지 컨테이너 관리 자동화 시스템 구축 사례연구 (A Case Study of Automation Management System of Damaged Container in the Port Gate)

  • 차상현;노창균
    • 한국항해항만학회지
    • /
    • 제41권3호
    • /
    • pp.119-126
    • /
    • 2017
  • 컨테이너 선박의 대형화에 따라 컨테이너터미널 내에서 동일한 시간 내에 처리해야 하는 물동량이 계속적으로 증가하고 있다. 컨테이너터미널에서는 수동처리 방식의 한계를 극복함과 동시에 지속적으로 운영측면에서 발생하는 비용을 줄이기 위하여 컨테이너터미널의 자동화 시스템을 도입하고 있다. 왜냐하면 컨테이너터미널의 게이트 반출 입 업무를 수행함에 있어 수작업 처리 시 부정확한 자료 처리로 혼란 요소가 다소 발생하고 있다. 바코드 시스템에서 스캐너에 바코드를 직접 인식시켜야하기 때문에 처리 시간소요가 다소 길고 불편함 있어 이러한 문제점을 보안하여 게이트 자동화 시스템 RFID시스템은 차량 번호를 인식하는 기술을 이용하여 반출 입 처리 소요시간 단축하여 효율적인 게이트 업무 수행을 할 수 있다. 한편, 데미지 컨테이너 체크를 수동으로 진행하는 경우 게이트 반입 할때 컨테이너의 손상여부 확인 후 수기로 게이트 작업자가 직접 문서을 작성하여 보관하기 때문에 고객이 데미지 컨테이너 증거자료를 요청할때 증거자료로 제출하기에 불충분하여 고객으로부터 크레임을 받는 경우가 발생하였다. 또한, 게이트 작업자 및 인력에 의한 컨테이너 관리의 어려움 발생하였고 게이트 주변 인력의 컨테이너 관리 안전사고에 위험이 항상 노출되어 있었다. 본 논문에서 고찰하는 게이트 데미지 컨테이너 자동화 시스템을 도입하게 되면 영상 저장 시스템에 의한 컨테이너 관리가 가능하다. 컨테이너 손상정보가 시스템에 저장되어 있기 때문에 고객이 데미지 컨테이너 자료를 요청 시 시스템에 저장 되어 있는 데미지 컨테이너 영상을 검색하여 증거자료 제출이 가능하고 고객으로부터의 크레임 대비가 가능하다. 또한, 게이트 관리 인력 업무의 통합으로 인력 감소 및 게이트 부근 안전사고 위험이 감소하였다.

장기관측자료에 의한 금강하구둑 수문조작에 따른 수질 변화 평가 (The Estimation of Water Quality Changes in the Keum River Estuary by the Dyke Gate Operation Using Long-Term Data)

  • 권정노;김종구;고태승
    • 한국수산과학회지
    • /
    • 제34권4호
    • /
    • pp.348-354
    • /
    • 2001
  • This study was conducted to estimation of change characteristics for water quality by the dyke gate operation in the Keum River estuary. The estimation data made use of surveyed data in Keum River estuary by NERDI (National Fisheries Research and Development Institute) during $1990\~1999$. Shown to compare water quality changes at st. A and st. D in Figure 1, the concentrations of TSS, COD and nutrients at st. A were as high as about $2\~4$ times than those at st. D due to affection of fresh water discharge in the Keum River. The percentages of water quality change at surface water by dyke gate operation in the Keum River estuary were shown that TSS (Total Suspended Solid) was decrease to $56\%,\;47\%$ at st. A and D, and COD (Chemical Oxygen Demand) was increase to $68\%,\;71\%$ at st. A and D, respectively. The changes percentage of DIN (Dissolved Inorganic Nitrogen) by dyke gate operation in the Keum River estuary were increase high to $95\%$ at surface water and $7\sim30\%$ at bottom water, but those of DIP (Dissolved Inorganic Phosphorus) were increase to $2.8\sim8.6\%$ at surface water and $28\%$ at bottom water. The range of fluctuation for water quality at each station by dyke gate operation has shown that salinity and TSS are little better than before dyke gate operation, but COD show highly fluctuation. Also we studied estimation of characteristics of water quality change by the season, COD was increased except the summer, TSS was decreased to all season. DIN was increased to about $61\sim172.1\%$ for all season, but DIP was increased to the spring and decreased to the autumn, DIN enrichment in the estuary by dyke gate operation are interpreted to improvement of organic matter decomposition and nitrification by increasing the residence time and to increase nutrient flux in sediments due to decreasing dissolved oxygen and increasing a deposit matter.

  • PDF

나노구조 이중게이트 MOSFET에서 터널링이 단채널효과에 미치는 영향 (Influence on Short Channel Effects by Tunneling for Nano structure Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제10권3호
    • /
    • pp.479-485
    • /
    • 2006
  • 이중게이트 MOSFET는 스케일링 이론을 확장하고 단채널효과를 제어 할 수 있는 소자로서 각광을 받고 있다. 단 채널효과를 제어하기 위하여 저도핑 초박막 채널폭을 가진 이중게이트 MOSFET의 경우, 20nm이하까지 스케일링이 가능한 것으로 알려지고 있다. 이 논문에서 는 20m이하까지 스켈링된 이중게이트 MOSFET소자에 대한 분석학석 전송모델을 제시하고자 한다. 이 모델을 이용하여 서브문턱스윙(Subthreshold swing), 문턱전압변화(Threshold voltage rolloff) 드레인유기장벽저하(Drain induced barrier lowering)와 같은 단채널효과를 분석하고자 한다. 제안된 모델은 열방출 및 터널링에 의한 전송효과를 포함하고 있으며 이차원 포아슨방정식의 근사해를 이용하여 포텐셜 분포를 구하였다. 또한 터널링 효과는 Wentzel-Kramers-Brillouin 근사를 이 용하였다. 이 모델을 사용하여 초박막 게이트산화막 및 채널폭을 가진 5-20nm 채널길이의 이중게이트 MOSFET에 대한 서브문턱영역의 전송특성을 해석하였다. 또한 이 모델의 결과값을 이차원 수치해석학적 모델값과 비교하였으며 게이트길이, 채널두께 및 게이트산화막 두께에 대한 관계를 구하기 위하여 사용하였다.

도핑분포함수에 따른 비대칭 MOSFET의 문턱전압이하 스윙 분석 (Analysis of Subthreshold Swing for Doping Distribution Function of Asymmetric Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제18권5호
    • /
    • pp.1143-1148
    • /
    • 2014
  • 본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑분포함수의 변화에 따른 문턱전압이하 스윙의 변화를 분석하였다. 이중게이트 MOSFET의 특성을 결정하는 가장 기본적인 요소는 채널의 크기 즉, 채널길이, 채널두께 등과 채널의 도핑분포함수이다. 도핑분포는 채널도핑 시 사용하는 이온주입법에 의하여 결정되며 일반적으로 가우스분포함수에 준한다고 알려져 있다. 포아송방정식을 이용하여 전하분포를 구하기 위하여 가우스분포함수을 이용하였다. 가우스분포함수는 반드시 상하 대칭이 아니므로 채널길이 및 채널두께, 그리고 비대칭 이중게이트 MOSFET의 상하단 게이트 전압 변화 등에 따라 문턱전압이하 스윙 값은 크게 변화할 것이다. 이에 본 연구에서는 가우스분포함수의 파라미터인 이온주입범위 및 분포편차에 따른 문턱전압이하 스윙의 변화를 관찰하고자 한다. 분석결과, 문턱전압이하 스윙은 도핑분포함수 및 게이트 전압 등에 따라 크게 영향을 받는 것을 관찰할 수 있었다.

Field Programmable Gate Array 기반 다중 클럭과 이중 상태 측정을 이용한 시간-디지털 변환기 (Time-to-Digital Converter Implemented in Field-Programmable Gate Array using a Multiphase Clock and Double State Measurements)

  • 정현철;임한상
    • 전자공학회논문지
    • /
    • 제51권8호
    • /
    • pp.156-164
    • /
    • 2014
  • Field programmable gate array 기반 시간-디지털 변환기(Time to Digital Converter)로 가장 널리 사용되는 딜레이 라인(tapped delay line) 방식은 딜레이 라인의 길이가 길어지면 정확도가 떨어지는 단점이 있다. 이에 본 논문에서는 동일한 시간 해상도를 가지면서 딜레이 라인의 길이를 줄일 수 있도록 4 위상 클럭을 사용하고 이중 상태 판별 제어부를 가지는 시간-디지털 변환기 구조를 제안한다. 4 위상 클럭 별로 딜레이 라인 구성 시 발생하는 라인 간 딜레이 오차를 줄이기 위해 입력신호와 가장 가까운 클럭과의 시간 차이만 하나의 딜레이 라인으로 측정하고 어떤 위상 클럭이 사용되었는지를 판별하는 구조를 가졌다. 또한 싱크로나이저 대신 이중 상태 측정 state machine을 이용하여 메타스태이블을 판별함으로써, 싱크로나이저로 인한 딜레이 라인의 증가를 억제하였다. 제안한 시간-디지털 변환기(TDC)의 성능 측정 결과 1 ms의 측정 시간 범위에 대해 평균 분해능 22 ps, 최대 표준편차 90 ps을 가지며 비선형성은 25 ps였다.

SOI MOSFET's의 소신호 등가 모델과 변수 추출 (Small signal model and parameter extraction of SOI MOSFET's)

  • 이병진;박성욱;엄우용
    • 전자공학회논문지 IE
    • /
    • 제44권2호
    • /
    • pp.1-7
    • /
    • 2007
  • CMOS 소자의 높은 주파수 특성의 증가로 인하여 높은 주파수 범위에서의 RF와 아날로그 회로 설계가 가능하게 되었다. RF와 아날로그 회로 설계는 실수와 허수의 쌓인 S-파라미터의 특성 분석으로 가능하다. 높은 성능을 활용한 CMOS 기술들은 신뢰도와 밀접한 관계가 있으며, 소자의 열화로 인한 S-파라미터의 변화가 소신호 모델 파라미터들에 미치는 영향을 정확하게 분석하는데 매우 중요하다. S-파라미터의 열화로 인한 다양한 물리적인 현상들 특히 트랜스컨덕턴스와 게이트 커패시턴스의 성능 저하를 자세히 분석하였다. 측정에 사용된 H-gate와 T-gate 소자의 S-파라미터를 0.5GHz에서 40GHz 주파수 범위에서 측정하였으며, 소자의 모든 내부와 외부 파라미터들은 포화영역인 하나의 전압 조건에서 추출하였다. 이 논문은 게이트 구조가 다른 소자에 스트레스를 인가하여 소신호 등가 모델을 추출하였으며, 파라미터들의 변화를 비교 분석한 것이다.

MOS 소자를 위한 $HfO_3$게이트 절연체와 $WSi_2$게이트의 집적화 연구 (Investigation of $WSi_2$ Gate for the Integration With $HfO_3$gate oxide for MOS Devices)

  • 노관종;양성우;강혁수;노용한
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2001년도 하계학술대회 논문집
    • /
    • pp.832-835
    • /
    • 2001
  • We report the structural and electrical properties of hafnium oxide (HfO$_2$) films with tungsten silicide (WSi$_2$) metal gate. In this study, HfO$_2$thin films were fabricated by oxidation of sputtered Hf metal films on Si, and WSi$_2$was deposited directly on HfO$_2$by LPCVD. The hysteresis windows in C-V curves of the WSi$_2$HfO$_2$/Si MOS capacitors were negligible (<20 mV), and had no dependence on frequency from 10 kHz to 1 MHz and bias ramp rate from 10 mV to 1 V. In addition, leakage current was very low in the range of 10$^{-9}$ ~10$^{-10}$ A to ~ 1 V, which was due to the formation of interfacial hafnium silicate layer between HfO$_2$and Si. After PMA (post metallization annealing) of the WSi$_2$/HfO$_2$/Si MOS capacitors at 500 $^{\circ}C$ EOT (equivalent oxide thickness) was reduced from 26 to 22 $\AA$ and the leakage current was reduced by approximately one order as compared to that measured before annealing. These results indicate that the effect of fluorine diffusion is negligible and annealing minimizes the etching damage.

  • PDF

P3HT와 IZO 전극을 이용한 thin film transistors 제작 (Fabricated thin-film transistors with P3HT channel and $NiO_x$ electrodes)

  • 강희진;한진우;김종연;문현찬;박광범;김태하;서대식
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
    • /
    • pp.467-468
    • /
    • 2006
  • We report on the fabrication of P3HT-based thin-film transistors (TFT) that consist of indium-zinc-oxide (IZO), PVP (poly-vinyl phenol), and Ni for the source-drain (S/D) electrode, gate dielectric, and gate electrode, respectively. The IZO S/D electrodes of which the work function is well matched to that of P3HT were deposited on a P3HT channel by thermal evaporation of IZO and showed a moderately low but still effective transmittance of ~25% in the visible range along with a good sheet resistance of ${\sim}60{\Omega}/{\square}$. The maximum saturation current of our P3HT-based TFT was about $15{\mu}A$ at a gate bias of -40V showing a high field effect mobility of $0.05cm^2/Vs$ in the dark, and the on/off current ratio of our TFT was about $5{\times}10^5$. It is concluded that jointly adopting IZO for the S/D electrode and PVP for gate dielectric realizes a high-quality P3HT-based TFT.

  • PDF