

도핑분포함수에 따른 비대칭 MOSFET의 문턱전압이하 스윙 분석

정חק기*

Analysis of Subthreshold Swing for Doping Distribution Function of Asymmetric Double Gate MOSFET

Hakkee Jung*

Department of Electronic Engineering, Kunsan National University, Gunsan 573-701, Korea

요 약

본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑분포함수의 변화에 따른 문턱전압이하 스윙의 변화를 분석하였다. 이중게이트 MOSFET의 특성을 결정하는 가장 기본적인 요소는 채널의 크기 즉, 채널길이, 채널두께 등과 채널의 도핑분포함수이다. 도핑분포는 채널도핑 시 사용하는 이온주입법에 의하여 결정되며 일반적으로 가우스 분포함수에 준한다고 알려져 있다. 포아송방정식을 이용하여 전하분포를 구하기 위하여 가우스분포함수를 이용하였다. 가우스분포함수는 반드시 상하 대칭이 아니므로 채널길이 및 채널두께, 그리고 비대칭 이중게이트 MOSFET의 상하단 게이트 전압 변화 등에 따라 문턱전압이하 스윙 값은 크게 변화할 것이다. 이에 본 연구에서는 가우스분포함수의 파라미터인 이온주입범위 및 분포편차에 따른 문턱전압이하 스윙의 변화를 관찰하고자 한다. 분석결과, 문턱전압이하 스윙은 도핑분포함수 및 게이트 전압 등에 따라 크게 영향을 받는 것을 관찰할 수 있었다.

ABSTRACT

This paper has analyzed the change of subthreshold swing for doping distribution function of asymmetric double gate(DG) MOSFET. The basic factors to determine the characteristics of DGMOSFET are dimensions of channel, i.e. channel length and channel thickness, and doping distribution function. The doping distributions are determined by ion implantation used for channel doping, and follow Gaussian distribution function. Gaussian function has been used as carrier distribution in solving the Poisson's equation. Since the Gaussian function is exactly not symmetric for top and bottom gates, the subthreshold swings are greatly changed for channel length and thickness, and the voltages of top and bottom gates for asymmetric double gate MOSFET. The deviation of subthreshold swings has been investigated for parameters of Gaussian distribution function such as projected range and standard projected deviation in this paper. As a result, we know the subthreshold swing is greatly changed for doping profiles and bias voltage.

키워드 : 비대칭 이중게이트, 문턱전압이하 스윙, 가우시안 분포, 도핑분포함수, 포아송방정식

Key word : asymmetric double gate, subthreshold swing, Gaussian distribution, doping distribution function, Poisson equation

접수일자 : 2014. 01. 24 심사완료일자 : 2014. 02. 05 게재확정일자 : 2014. 02. 17

* **Corresponding Author** Hakkee Jung(E-mail:hkjung@kunsan.ac.kr, Tel:+82-63-469-4684)
Department of Electronic Engineering, Kunsan National University, Gunsan 573-701, Korea

Open Access <http://dx.doi.org/10.6109/jkiice.2014.18.5.1143>

print ISSN: 2234-4772 online ISSN: 2288-4165

©This is an Open Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License(<http://creativecommons.org/licenses/by-nc/3.0/>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.
Copyright © The Korea Institute of Information and Communication Engineering.

I. 서 론

반도체 산업의 가장 큰 화두는 미세화이다. 미세화는 생산량을 증가시키고 수율을 증대시켜 각 업체별 가격 경쟁의 핵심이 되고 있다. 그러나 무조건 미세화가 집적회로의 가격을 감소시키는 것은 아니다. 20 nm이하로 미세화가 진행될 경우 각 셀 간의 간섭현상이 심해져 이를 방지하기 위한 추가적인 구조가 요구되므로 미세화가 오히려 집적회로의 단가를 상승시키는 요인으로 작용하고 있다. 특히 웨이퍼크기가 증가하면 굳이 미세화를 통한 집적회로의 대용량화보단 칩 면적을 늘려 메모리 등 소자의 대용량화를 추진하는 것이 단가를 더욱 하락시킬 것이다. 이러한 미세화의 문제점을 해결하고자 개발된 소자가 3차원 입체 구조의 플래시메모리소자이며 도시바는 이미 BiCS(Bit Cost Scalable) 기술을 발표하였으며 향후 256Gbit 메모리소자의 출시를 앞두고 있다[1]. 이와 같이 개별소자의 미세화는 한계에 이르렀으며 구조개발로 미세화의 한계를 극복하려는 노력이 메이저급 반도체업계에서 진행 중이다. 3차원 구조로 메모리소자를 제작하고자 하는 노력은 기존에 사용하고 있는 CMOSFET의 경우 필연적으로 발생하는 단채널 효과 등에 따른 소자특성 저하 때문이다. 셀 배치를 3차원적으로 구성하려는 노력과 더불어 트랜지스터 자체를 3차원적으로 제작하려는 노력이 진행 중이다. 이에 FinFET[2], 이중게이트(Double Gate ; DG) MOSFET[3], 원통형 MOSFET[4] 등 다양한 구조의 다중 게이트 MOSFET가 있다.

그들 중 향후 CMOSFET를 대체시킬 수 있는 소자로서 가장 간단한 구조를 갖는 이중게이트 MOSFET에 대한 연구가 활발히 진행중에 있다[5,6]. 그러나 대부분의 연구가 대칭성 이중게이트 MOSFET에 집중되고 있으므로 본 연구에서는 4 단자소자인 비대칭 이중게이트 MOSFET의 문턱전압이하 스윙 값을 분석하고자한다. 문턱전압이하 스윙 값은 소자가 OFF상태에서 차단 전류의 감소 정도를 표시하는 매우 중요한 요소로서 CMOSFET의 경우 소자 크기가 작아지면 문턱전압 이하 스윙 값이 급격히 증가하는 문제점을 나타내고 있다. 이와 같은 문제점을 해결하기 위하여 고안된 이중게이트 MOSFET소자는 게이트단자를 상단과 하단에 제작함으로써 채널 내 전하의 제어를 두 개의 게이트가 담당하도록 하여 게이트 단자에 의한 전류제어능력을

두 배 가까이 향상시킬 수 있다. 특히 상하단 게이트 산화막 두께 및 인가전압 등을 달리 제작한 비대칭 이중게이트 MOSFET구조는 4 단자소자로서 문턱전압이하 스윙 값을 제어할 수 있는 단자가 대칭 이중게이트 MOSFET보다 많아 다양하게 제어 파라미터를 제공할 수 있다. Ding 등[7]은 일정한 채널 내 도핑을 사용하여 비대칭 이중게이트 MOSFET의 문턱전압이하 스윙을 분석하였다. 또한 Tiwari 등[8]은 가우스분포함수를 이용하여 해석학적 전위모델을 유도하였으나 단지 대칭적 이중게이트 MOSFET만을 해석하였다. 본 연구에서는 가우스분포함수를 도핑분포함수로 사용하여 도핑분포함수의 변화에 따라 비대칭 이중게이트 MOSFET에 대하여 문턱전압이하 스윙의 변화를 관찰하였다.

2장에서는 포아송방정식의 해석학적 전위모델 및 문턱전압이하 스윙모델에 대하여 설명할 것이며 3장에서 이 모델을 적용하였을 경우, 문턱전압이하 스윙의 변화를 도핑농도의 분포함수에 대하여 고찰하였다. 또한 4장에서 결론을 맺을 것이다.

II. 비대칭 DG MOSFET의 문턱전압이하 스윙 모델 및 도핑분포함수




그림 1. 비대칭 이중게이트 MOSFET의 개략도
 Fig. 1 Schematic sectional diagram of asymmetric double gate MOSFET

비대칭 이중게이트 MOSFET의 개략도를 그림 1에 도시하였다. 채널길이와 두께 방향에 대한 전위분포를 구하기 위하여 다음과 같은 이차원 포아송방정식의 해를 구하였다.

$$\frac{\partial^2 \phi(x, y)}{\partial x^2} + \frac{\partial^2 \phi(x, y)}{\partial y^2} = \frac{qn(x)}{\epsilon_{si}} \quad (1)$$

$$n(x) = N_p \exp\left(-\left\{\frac{x - R_p}{\sqrt{2} \sigma_p}\right\}^2\right) \quad (2)$$

여기서 ϵ_{si} 는 실리콘의 유전율이며 $n(x)$ 는 가우스 분포함수로 주어진 도핑분포이다. R_p 와 σ_p 는 각각 이온주입범위 및 분포편차를 나타낸다.

R_p 와 σ_p 에 따른 도핑분포함수의 변화를 그림 2에 도시하였다. 식 (1)과 식 (2)를 Ding의 경계조건[7] 등을 적용하여 풀면 다음과 같은 표면전위분포를 구할 수 있다.

$$\phi(x, y) = V_s + \frac{V_d}{L_g} y + \sum_{n=1}^{\infty} A_n(x) \sin \frac{n\pi y}{L_g} \quad (3)$$

여기서 n 은 정수이며 V_s 는 기준전압인 소스 전압, V_d 는 드레인 전압이며 $A_n(x)$ 는

$$A_n(x) = C_n e^{k_n x} + D_n e^{-k_n x} + \frac{N_p G_n \sigma_p \sqrt{\pi}}{2\sqrt{2} k_n} \times \left[e^{k_n(x - R_p) + \sqrt{2} k_n \sigma_p / 4} \operatorname{erf}\left(\frac{x - R_p}{\sqrt{2} \sigma_p} + \sqrt{2} k_n \sigma_p / 2\right) + e^{-k_n(x - R_p) - \sqrt{2} k_n \sigma_p / 4} \operatorname{erf}\left(\frac{x - R_p}{\sqrt{2} \sigma_p} - \sqrt{2} k_n \sigma_p / 2\right) \right] \quad (4)$$

이다. $k_n = n\pi/L_g$ 이며 C_n 과 D_n 은 참고문헌[9]에 표기하였다. 이때 상단의 게이트 전압 V_{gf} 에 대한 문턱전압이하 스윙은

$$S = \frac{\partial V_{gf}}{\partial \log_{10} I_{ds}} \quad (5)$$

$$= 2.3 V_t \left[\sum_{n=1}^{\infty} \frac{2}{n\pi} (1 - (-1)^n) \left(\frac{a_4 e^{k_n x} - a_3 e^{-k_n x}}{a_1 a_4 - a_2 a_3} \right) \right]^{-1} \cdot \sin \frac{n\pi y}{L_g}$$

이며 여기서 계수 a_1, a_2, a_3, a_4 는 참고문헌[9]에 표시하였다. 또한 식 (5)의 y 에 상단게이트의 표면전위 중 최소값을 갖는 y_{\min} 값을 구하여 대입하며 x 는 전도중심 x_{eff} 값을 대입하여 문턱전압이하 스윙 값을 구한다 [7].

식 (5)에 계수 a 값들을 대입하여 정리하면 정확히 Ding 등의 결과와 일치하는 것을 알 수 있다. 그러나 일정한 전하분포를 사용한 Ding 등의 결과와 가우스함수를 사용한 본 연구의 결과는 전위분포의 차이 때문에 다르게 나타난다. 즉, 전도중심 x_{eff} 값은 $\phi(x, y_{\min})$ 값에 의존하며 $\phi(x, y_{\min})$ 값은 식 (3)과 식 (4)에서 알 수 있듯이 이온주입범위 및 분포편차에 따라 변화하기 때문에 Ding 등의 결과에선 유도할 수 없는 도핑분포함수의 형태에 따른 문턱전압이하 스윙 값을 분석할 수 있을 것이다. 그러나 일반적으로 비대칭 이중게이트 MOSFET의 경우 채널크기가 매우 작아 저도핑의 경우 실제 도핑된 불순물의 수가 매우 적어 도핑분포함수의 영향을 받지 않으나 채널을 고도핑시키면 불순물원자의 수가 증가하여 도핑분포함수의 형태에 문턱전압이하 스윙 값이 영향을 받게 된다. 그러므로 본 연구에서는 고도핑된 채널을 갖는 비대칭 이중게이트 MOSFET에 대하여 그림 2와 같이 채널 내 도핑분포함수의 형태를 결정하는 이온주입범위 및 분포편차에 따라 문턱전




그림 2. R_p 와 σ_p 에 따른 도핑분포함수의 변화

Fig. 2 Doping profiles for R_p and σ_p

압이하 스윙 값을 분석하고자 한다. 특히 게이트 상하단 전압을 다르게 인가할 수 있는 비대칭 이중게이트 MOSFET의 특징을 분석하고자 게이트 상하단 전압을 달리 하였을 경우 문턱전압이하 스윙 값의 변화를 고찰할 것이다.

III. 도핑분포함수에 따른 문턱전압이하 스윙 결과 고찰




그림 3. 이온주입범위 및 분포편차의 변화에 대한 문턱전압이하 스윙 값 (a) $L_g = 30\text{ nm}$, $t_{Si} = 10\text{ nm}$, $t_{ox1} = t_{ox2} = 1\text{ nm}$, $N_p = 10^{19}/\text{cm}^3$ 일 때 (b) $L_g = 60\text{ nm}$, $t_{Si} = 20\text{ nm}$, $t_{ox1} = t_{ox2} = 2\text{ nm}$, $N_p = 2.5 \times 10^{18}/\text{cm}^3$ 일 때

Fig. 3 Subthreshold swing for projected range and standard projected deviation (a) in the case of $L_g = 30\text{ nm}$, $t_{Si} = 10\text{ nm}$, $t_{ox1} = t_{ox2} = 1\text{ nm}$, $N_p = 10^{19}/\text{cm}^3$ and (b) $L_g = 60\text{ nm}$, $t_{Si} = 20\text{ nm}$, $t_{ox1} = t_{ox2} = 2\text{ nm}$, $N_p = 2.5 \times 10^{18}/\text{cm}^3$

식 (5)의 문턱전압이하 스윙모델의 타당성은 참고문헌[9]에서 이미 언급하였으므로 본 연구에서 제시한 문턱전압이하 스윙 모델을 이용하여 이온주입범위 및 분포편차에 대한 변화를 고찰할 것이다.

그림 3(a)에 $L_g = 30\text{ nm}$, $t_{Si} = 10\text{ nm}$, $t_{ox1} = t_{ox2} = 1\text{ nm}$, $N_p = 10^{19}/\text{cm}^3$ 의 경우 이온주입범위 및 분포편차의 변

화에 대한 문턱전압이하 스윙 값을 도시하였다. 이온주입범위가 증가할수록 그리고 분포편차가 증가할수록 문턱전압이하 스윙 값은 감소하는 것을 알 수 있다. 또한 일정한 문턱전압이하 스윙 값을 유지하기 위해선 이온주입범위와 분포편차는 반비례의 관계를 보여야만 한다는 것을 관찰할 수 있다. 일반적인 스켈링 이론을 적용시켰을 경우, 비대칭 이중게이트 MOSFET의 문턱전압이하 스윙 값의 변화를 그림 3(b)에 도시하였다. 조건에서 알 수 있듯이 스켈링 인자는 2인 경우이다. 그림 3(a)와 비교해 보면 임의의 이온주입범위 및 분포편차에서 문턱전압이하 스윙 값은 약간 증가하는 것을 알 수 있다. 그러나 그림 3(a)와 마찬가지로 이온주입범위가 증가할수록 그리고 분포편차가 증가할수록 문턱전압이하 스윙 값은 감소하는 경향을 보인다. 그림 3(a)와 가장 큰 차이점은 분포편차가 약 2 nm이하에선 일정한 문턱전압이하 스윙 값을 유지하기 위하여 이온주입범위와 분포편차가 상호 비례관계를 갖는다는 점이다. 그러나 분포편차가 2 nm이상에선 반비례하고 있다는 것을 알 수 있다. 일반적으로 채널길이가 증가하면 문턱전압이하 스윙 값은 감소하며 채널두께가 증가하면 문턱전압이하 스윙 값은 증가한다. 또한 게이트 산화막 두께가 증가하면 문턱전압이하 스윙 값이 증가하며 도핑농도가 증가하면 문턱전압이하 스윙 값이 감소한다. 이상과 같이 문턱전압이하 스윙 값에 영향을 미치는 요소 중 값의 증가에 따라 문턱전압이하 스윙 값이 증가하는 요소는 채널두께와 게이트 산화막 두께이며 감소하는 요소는 채널길이와 도핑농도이다. 그림 3(b)에서 알 수 있듯이 일반적인 스켈링 이론 적용 시 문턱전압이하 스윙 값이 증가하므로 채널두께 및 게이트 산화막 두께에 따라 문턱전압이하 스윙 값은 더욱 큰 영향을 받는다는 것을 알 수 있다.

비대칭 이중게이트 MOSFET의 경우 4 단자소자로서 상단과 하단 게이트에 서로 다른 전압을 인가시킬 수 있다. 상단게이트 전압은 상단 게이트 주변의 전하에, 그리고 하단게이트 전압은 하단게이트 주변의 전하에 더욱 영향을 미칠 것이다. 그림 2의 도핑분포함수를 관찰해 보면, 이온주입범위가 채널두께의 1/2이하의 경우는 하단 게이트에 도핑분포함수 값이 매우 작다는 것을 알 수 있다. 물론 이온주입범위가 채널두께의 1/2 이상에서는 상단 게이트에 도핑분포함수가 작을 것이다. 이와 같이 가우스분포함수에 따라 상단과 하단의 전하




그림 4. 상단게이트 전압이 파라미터일 경우, 이온주입범위 및 분포편차의 변화에 대한 문턱전압이하 스윙 값
Fig. 4 Subthreshold swing for projected range and standard projected deviation in case top gate voltage is a parameter

밀도가 상이할 수 있다. 그러므로 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 전압을 다르게 지정하여 소자의 단채널효과를 감소시킬 수 있다는 장점이 있다. 그림 3(a)와 같은 채널크기를 갖는 비대칭 이중게이트 MOSFET에서 상단게이트 전압이 파라미터일 경우, 이온주입범위 및 분포편차에 대한 문턱전압이하 스윙 값을 그림 4에 도시하였다. 이때 하단게이트 전압은 0.1 V로 일정하게 유지하였다. 상단게이트 전압이 증가할수록 이온주입범위 및 분포편차에 관계없이 문턱전압이하 스윙 값이 감소하고 있다는 것을 알 수 있다. 또한 인가된 게이트 전압에 관계없이 분포편차에 대한 변화는 거의 무시할 수 있으며 이온주입범위가 증가하여 5 nm 이상이 되면 문턱전압이하 스윙 값이 크게 증가하는 것을 알 수 있다. 즉, 그림 2에서 알 수 있듯이 이온주입범위가 5 nm 이하에서는 상단게이트 근처의 전하밀도가 크기 때문에 상단게이트 전압에 대한 드레인전류의 제어능력이 증가하므로 상대적으로 문턱전압이하 스윙 값이 작게 유지된다. 그러나 이온주입범위가 5 nm 이상이 되면 상단게이트 근처의 전하밀도가 작아지고 하단게이트의 전하밀도가 증가하므로 상단게이트 전압에 대한 드레인전류의 제어능력은 감소하게 되어 문턱전압이하 스윙 값은 증가하게 되는 것을 알 수 있다.




그림 5. 하단게이트 전압이 파라미터일 경우, 이온주입범위 및 분포편차의 변화에 대한 문턱전압이하 스윙 값
Fig. 5 Subthreshold swing for projected range and standard projected deviation in case bottom gate voltage is a parameter

이와 같이 채널 내 전하분포의 변화는 문턱전압이하 스윙 값에 직접적으로 영향을 미치고 있다는 것을 알 수 있다.

하단게이트 전압을 파라미터로 한 경우, 이온주입범위 및 분포편차에 대한 문턱전압이하 스윙 값의 변화를 그림 5에 도시하였다. 그림 5에서 알 수 있듯이 문턱전압이하 스윙 값은 하단게이트 전압이 증가할 때, 그림 4와 비교해 보면 매우 크게 증가하는 것을 알 수 있다. 상단게이트 전압이 증가할 경우 문턱전압이하 스윙 값이 감소하는 것과 달리 하단게이트 전압이 증가하면 문턱전압이하 스윙 값은 크게 증가하는 것을 알 수 있다. 이는 하단게이트 전압이 증가하면 상단게이트 전압에 의한 드레인전류 제어능력이 상대적으로 감소하여 문턱전압이하 스윙 값이 크게 증가하는 것이다. 그러나 이온주입범위 및 분포편차에 대한 문턱전압이하 스윙 값의 변화경향은 거의 그림 4와 유사하다는 것을 관찰할 수 있다. 식 (5)에서 문턱전압이하 스윙 값은 상단게이트 전압에 대한 드레인전류로 정의하였으므로 하단게이트 전압이 증가하면 문턱전압이하 스윙 값이 상대적으로 크게 증가하는 것이다. 향후 하단게이트 전압에 대한 문턱전압이하 스윙 값의 변화에 대한 상세한 고찰이 필요할 것이다.

IV. 결 론

본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑분포함수의 변화와 상하단 게이트 전압의 변화에 따른 문턱전압이하 스윙 값의 변화를 분석하였다. 이를 위하여 포아송방정식의 해석학적 전위분포를 구하였으며 이때 도핑분포함수로서 가우스함수를 사용하였다. 가우스함수는 이온주입범위 및 분포편차에 따라 정의되는 함수이므로 이온주입범위 및 분포편차의 변화에 대한 문턱전압이하 스윙 값의 변화를 관찰하므로써 가우스함수의 형태 즉, 도핑분포함수의 변화에 따라 문턱전압이하 스윙 값의 변화를 관찰하고자 하였다. 또한 비대칭 이중게이트 MOSFET의 경우는 상하단 게이트 전압을 달리 인가할 수 있는 특성이 있다. 그러므로 본 연구에서는 문턱전압이하 스윙 값을 결정하는 가장 기본적인 요소인 채널의 크기뿐만이 아니라 도핑분포함수 및 상하단 게이트 전압에 따른 문턱전압이하 스윙 값의 변화를 관찰하였다. 일반적인 스케일링이론에 따라 문턱전압이하 스윙 값의 변화를 관찰한 결과, 도핑농도에 따른 영향보다 채널두께 및 게이트 산화막 두께가 문턱전압이하 스윙 값에 더욱 큰 영향을 미치고 있었다. 또한 상하단 게이트 전압과 관계없이 분포편차보다 이온주입 범위에 따라 문턱전압이하 스윙 값은 더욱 크게 변화하는 것을 관찰하였다. 상단게이트 전압은 증가할수록 그리고 하단게이트 전압은 감소할수록 문턱전압이하 스윙 값은 하락하고 있었다. 이와 같이 도핑분포함수 및 게이트 전압 등에 따라 문턱전압이하 스윙 값은 크게 영향을 받는다는 것을 관찰할 수 있었으므로 향후 비대칭 이중게이트 MOSFET 제작 시 도핑분포함수는 반드시 고려하여야 할 요소라고 사료된다.

REFERENCES

- [1] http://www.kipo.go.kr/kpo/user.tdf?a=user.etc.cyber.Post.BoardUserApp&c=2004&catmenu=m04_05_02&sn=243&year=2010
- [2] G.Dessai and G.Gildenblat, "Inclusion of the Accumulation Region in the Compact Models of Bulk and SOI FinFETs," *IEEE Trans. Electron Devices*, vol. 58, no.8, pp.2644-2651, 2011.
- [3] S.Jandhyala and S.Mahapatra, "Inclusion of body doping in compact models for fully-depleted common double gate MOSFET adapted to gate-oxide thickness asymmetry", *Electronics Lett.*, vol.48, no.13, pp.794-795, 2012.
- [4] C.H.Suh, "Two-Dimensional Analytical Model for Deriving the Threshold Voltage of a Short Channel Fully Depleted Cylindrical/Surrounding Gate MOSFET," *J. of Semiconductor Technology and Science*, vol.11, no.2, pp.111-120, 2011.
- [5] S.Jandhyala, R.Kashyap, C.Anghel and S.Mahapatra, "A simple charge model for symmetric double-gate MOSFETs adapted to gate-oxide-thickness asymmetry", *IEEE Trans. Electron Devices*, vol. 59, no.4, pp.1002-1007, 2012.
- [6] J.M.Sallese, N.Chevillon, F.Pregaldiny, C.Lallement and B. Iniguez, "The equivalent-thickness concept for doped symmetric DGMOSFETs", *IEEE Trans. Electron Devices*, vol. 57, no.11, pp.2917-2924, 2010.
- [7] Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang, "An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," *Microelectronics J.*, vol.42, pp.515-519, 2011.
- [8] P.K. Tiwari, S. Kumar, S. Mittal, V. Srivastava, U. Pandey and S. Jit, "A 2D Analytical Model of the Channel Potential and Threshold Voltage of Double-Gate(DG) MOSFETs with Vertical Gaussian Doping Profile," *IMPACT-2009*, pp.52-55, 2009.
- [9] H.K.Jung and D.S.Cheong, "Analysis for Relation of Oxide Thickness and Subthreshold Swing of Asymmetric Double Gate MOSFET," *Conference on Information and Communication Eng.*, vol.17, no.2, pp.698-701, 2013.



정학기(Hak Kee Jung)

1983.3 아주대학교 전자공학과 B.S.
 1985.3 연세대학교 전자공학과 M.S.
 1990.8 연세대학교 전자공학과 Ph.D
 1995.8 일본 오사카대학 교환교수
 2005.8 호주 그리피스대학 교환교수
 1990.3 ~ 현재 군산대학교 전자공학과 교수
 2014.1 ~ 현재 한국정보통신학회 회장

※ 관심분야 : 반도체소자 시뮬레이션, 몬테카를로 시뮬레이션, 회로 및 시스템 해석 등