• 대한전자공학회논문지SD
• /
• 제41권2호
• /
• pp.1-8
• /
• 2004

STM-1 체계의 광통신용 광모듈 송수신부에 내장하기 위한 155.52 Mbps 트랜시버 ASIC을 0.6 ㎛ 2-poly 3-metal 실리콘 CMOS 기술을 이용하여 설계하였다 설계된 ASIC은 시스템에 의해서 처리된 155.52 Mbps 데이터 신호를 LD를 통하여 광신호로 변환하여 상대 시스템으로 송신하는 트랜스미터의 역할과, 상대 시스템으로부터 전송되어온 155.52 Mbps 광신호를 PD로 수신하여 전기신호로 변환하고 원형으로 복구하는 리시버의 역할을 한다. 트랜스미터와 리시버를 하나의 실리콘 기판에 집적하여 단일칩 형태의 트랜시버를 설계하기 위하여, 잡음 및 상호 간섭 현상을 방지하기 위한 배치 상의 소자 격리 방법뿐만 아니라 전원분리, 가드링, 격리장벽 등을 도입한 새로운 설계 방법을 적용하였다. 설계된 칩의 크기는 4 × 4 ㎟이며, 5 V 전원 공급상태에서 소모전력은 900 ㎽로 예측할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.11-17
• /
• 2004

STM-1 체계의 광통신용 광모듈 송수신부에 내장하기 위한 155.52 Mbps 트랜시버 ASIC을 0.6 ㎛ 2-poly 3-metal 실리콘 CMOS 기술을 이용하여 구현하였다. 제작된 ASIC은 시스템에 의해서 처리된 155.52 Mbps 데이터 신호를 LD를 통하여 광신호로 변환하여 상대 시스템으로 송신하는 트랜스미터의 역할과, 상대 시스템으로부터 전송되어온 155.52 Mbps 광신호를 PD로 수신하여 전기신호로 변환하고 원형으로 복구하는 리시버의 역할을 한다. 트랜스미터와 리시버를 하나의 실리콘 기판에 집적하여 단일 칩 형태의 트랜시버를 설계하기 위하여, 잡음 및 상호 간섭 현상을 방지하기 위한 배치 상의 소자 격리 방법뿐만 아니라 전원분리, 가드링, 격리장벽 등을 도입한 새로운 설계 방법을 적용하였다. 설계된 칩의 크기는 4 × 4 ㎟이며, 루프백 측정에서 지터도 실효치 32.3 ps, 최대치 335.9 ps로 비교적 양호하게 나타났다. 전체 칩의 소비전력은 5V 단일전원 공급 상태에서 약 1.15 W(230 mA)로 나타났다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.61-70
• /
• 2009

본 논문에서는 1V 이하의 낮은 전원 전압에서 동작 가능한 10비트 30MS/s 파이프라인 ADC를 제안한다. 제안된 multiplying digital-to-analog converter (MDAC)의 저전압 동작을 위해 스위치-RC 기반의 입력 신호 샘플링 회로와 저항 루프를 이용한 피드백 커패시터 리셋 기법을 제안하였다. 첫 단 MDAC의 정확한 신호 이득을 위해 cascaded 스위치-RC 회로를 사용하였으며, sub-ADC의 비교기에도 독립적인 스위치 RC 샘플링 회로를 적용하여 MDAC 입력단으로 전달되는 스위칭 잡음을 최소화 하였다. 제안된 ADC는 0.13${\mu}m$ CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.54LSB 및 1.75LSB 수준을 보인다. 또한 1V의 전원 전압과 30MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 54.1dB 70.4dB이고, 17mW의 전력을 소모하였다.

• 항공우주기술
• /
• 제9권2호
• /
• pp.161-167
• /
• 2010

지구관측을 위한 광학위성에 탑재되는 고해상도 영상 획득을 목적으로 하는 위성카메라의 카메라전자부(CEU : Camera Electronic Unit)는 CC(Camera Controller)와 FPA(Focal Plane Assembly), CEUP(CEU Power supply)로 구성된다. 본 논문은 광학위성 탑재체(CEU)의 전자파시험결과와 이를 토대로 한 시스템 양립성 검토결과를 설명하였다. CEU의 1차 전자파시험은 전도성 방출시험, 전도성 감응시험, 복사성 방출시험 및 복사성 감응시험을 수행하였고 2차 시험에서는 1차 시험에서 규격을 만족하지 못함으로서 시스템 성능에 중요한 영향을 미칠 수 있는 복사성 방출시험과 복사성 감응시험을 차폐제를 이용하여 기구적인 차폐를 보강 후 수행하였다. 2차 시험결과에 대한 시스템 양립성은 탑재체(CEU)에서 방출하는 노이즈의 주파수성분이 위성의 GPS/S-Band 수신 성능에 미치는 영향성을 분석하였다. 기구적인 차폐보강이 전제되었을 때, 두 수신대역 내에서 발생하고 있는 노이즈 주파수성분에 대하여 6dB 이상의 마진을 갖는 것으로 나타났다.

• 조명전기설비학회논문지
• /
• 제19권7호
• /
• pp.113-121
• /
• 2005

본 논문에서는 오존발생장치의 전원측 파형에 포함되는 고주파수의 노이즈를 제거하고, 디지털 궤환 제어에 의해 오존 출력을 제어하기 위하여 전원장치의 출력측 LC 필터와 방전관 용량으로부터 커패시터 전압과 전류를 검출하여 2중의 제어루프를 설계하였다. 디지털 제어기의 연산지연시간을 보상하기 위하여 연산지연시간을 전원장치 플랜트의 고유한 파라미터로 가정하고, 플랜트 모델에 포함시켜 모델링 하였다. 오존발생장치의 부하변동에 따르는 과도상태 응답특성을 개선하고, 파라미터 변동에 강인한 특성을 얻기 위하여 내부 전류 모델 제어기를 제안하였다. 또한 오존발생장치용 전원장치에서 영 오차의 정상 상태를 얻기 위하여 외부 전압 제어루프를 구성하여 비례 제어기와 공진 제어기를 병렬로 연결한 비례-공진 전압제어기를 제안하였다.

• 한국산학기술학회논문지
• /
• 제12권6호
• /
• pp.2729-2734
• /
• 2011

본 논문에서는 DC 정합회로를 갖는 능동 Replica LDO 레귤레이터에 대하여 나타내었다. Replica단과 출력단의 DC전압을 정합하기 위하여 DC정합회로를 설계하였다. 능동 Replica LDO 레귤레이터의 PSR특성은 일반적인 레귤레이터 보다 큰 값을 가질 수 있다. 설계된 DC정합회로는 Replica 레귤레이터에서 발생할 수 있는 단점을 줄여준다. 또한 전체회로를 능동회로로 설계함으로써 칩면적을 줄이고 수동저항을 사용할 때 발생하는 열잡음을 제거할 수 있다. 0.35um CMOS 파라미터를 사용하여 HSPICE 시뮬레이션한 결과, DC정합회로를 이용하여 설계된 레귤레이터의 PSR특성은 -28dB@10Hz로써 DC정합회로를 사용하지 않는 일반적인 레귤레이터의 -17dB@10Hz보다 개선될 수 있음을 확인하였다. 레귤레이터의 DC출력 전압은 3V이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권1호
• /
• pp.70-79
• /
• 2016

This paper proposes a low-power range-scaled 14b 30 MS/s pipeline-SAR composite ADC for high-performance CIS applications. The SAR ADC is employed in the first stage to alleviate a sampling-time mismatch as observed in the conventional SHA-free architecture. A range-scaling technique processes a wide input range of 3.0VP-P without thick-gate-oxide transistors under a 1.8 V supply voltage. The first- and second-stage MDACs share a single amplifier to reduce power consumption and chip area. Moreover, two separate reference voltage drivers for the first-stage SAR ADC and the remaining pipeline stages reduce a reference voltage disturbance caused by the high-speed switching noise from the SAR ADC. The measured DNL and INL of the prototype ADC in a $0.18{\mu}m$ CMOS are within 0.88 LSB and 3.28 LSB, respectively. The ADC shows a maximum SNDR of 65.4 dB and SFDR of 78.9 dB at 30 MS/s, respectively. The ADC with an active die area of $1.43mm^2$ consumes 20.5 mW at a 1.8 V supply voltage and 30 MS/s, which corresponds to a figure-of-merit (FOM) of 0.45 pJ/conversion-step.

• 한국안전학회지
• /
• 제27권3호
• /
• pp.57-62
• /
• 2012

The purpose of this paper is to find dangerous factors of a water purifier when water leaks due to inappropriate use and analyze the patterns of damaged parts in order to provide data for the examination of the cause of the problem. If the water purifier is inspected and managed by a non-specialist, when the FLC(Float Level Controller) at the top is inclined, water leakage may occur to the water purifier. The leaked water flows onto the cables and hoses and enters the thermostat terminal, heater, PCB, power supply connection connector, etc., becoming a dangerous factor that may cause a system failure, fire, etc. Due to the water that entered the input terminal, low noise and white smoke were generated at first. However, the flame gradually propagated due to the continuous inflow of moisture. It was found that when moisture reached the PCB, a carbonized conductive path was formed at the varistor terminal, input terminal, semiconductor device terminal, etc., and the flame became larger, which might result in a fire. From the metal microscope analysis of a damaged condenser terminal, it was found that the amorphous structure unique to copper cable disappeared, and voids, boundary surface and disorderly fine particles occurred. Also, in the case of the connector into which moisture penetrated, fusion and deformation occurred at the cable connection clips. The result of analysis of the power supply cable connector using a thermal image camera showed that most of the heat was generated from the cable connection clips and the temperature at the connection center was normal.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.861-862
• /
• 2015

In this paper we present a low area 12-bit SAR ADC (Successive Approximation Register Analog-to-Digital Converter). The proposed circuit is fabricated using Magnachip/SK Hynix 1-Poly 6-Metal $0.18-{\mu}m$ CMOS process, and it is powered by a 1.8-V supply. Total chip area is reduced by replacing the MIM capacitors with MOS capacitors instead of the capacitors consisting of overall part in chip area. The proposed circuit showed improved power dissipation of 1.9mW, and chip area of $0.45mm^2$ as compared to conventional research results at the power supply of 1.8V. The designed circuit also showed high SNDR (Signal-to-Noise Distortion Ratio) of 70.51dB, and excellent effective number of bits of 11.4bits.

• 조명전기설비학회논문지
• /
• 제17권1호
• /
• pp.86-93
• /
• 2003

본 논문은 출력전류를 증가하기 위해서 L과 C를 공진 탱크회로로 구성하는 고주파 공진을 이용한 전류형 고주파 공진 U-U 컨버터를 보여주고 있다. 이 회로구성은 L과 C를 공진 탱크회로로 구성하였고, 스위칭 양단에 커패시터를 삽입하여 공진과 ZVS(Zero Voltage Switching) 커패시터로 동시에 사용하였다. 따라서, 컨버터는 턴ㆍ온, 턴ㆍ오프에서 스위칭 손실과 집음, 전압 스트레스를 줄일 수 있고, U전원 공급으로부터 리플이 적은 일정한 전류를 공급하기 위한 U 리액터는 공진 리액터와 연결되어 있기 때문에 부하 단락시 안정하게 동작하는 장점이 있다. 본 컨버터의 회로해석은 무차원화 파라미터 기법을 도입하여 행하였고, 또한 ZVS영역특성, 출력전력특성, 출력전압특성, 출력전류특성 등 여러 특성평가를 하였다. 여러 특성평가를 바탕으로 설계하였고, 실험을 통한 실험치와 이론치를 비교하여 이론해석의 정당성도 입증하였다.