• 제목/요약/키워드: PCB(printed circuit board)

검색결과 457건 처리시간 0.044초

BST Thin Film Multi-Layer Capacitors

  • Choi, Woo Sung;Kang, Min-Gyu;Ju, Byeong-Kwon;Yoon, Seok-Jin;Kang, Chong-Yun
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
    • /
    • pp.319-319
    • /
    • 2013
  • Even though the fabrication methods of metal oxide based thin film capacitor have been well established such as RF sputtering, Sol-gel, metal organic chemical vapor deposition (MOCVD), ion beam assisted deposition (IBAD) and pulsed laser deposition (PLD), an applicable capacitor of printed circuit board (PCB) has not realized yet by these methods. Barium Strontium Titanate (BST) and other high-k ceramic oxides are important materials used in integrated passive devices, multi-chip modules (MCM), high-density interconnect, and chip-scale packaging. Thin film multi-layer technology is strongly demanded for having high capacitance (120 nF/$mm^2$). In this study, we suggest novel multi-layer thin film capacitor design and fabrication technology utilized by plasma assisted deposition and photolithography processes. Ba0.6Sr0.4TiO3 (BST) was used for the dielectric material since it has high dielectric constant and low dielectric loss. 5-layered BST and Pt thin films with multi-layer sandwich structures were formed on Pt/Ti/$SiO_2$/Si substrate by RF-magnetron sputtering and DC-sputtering. Pt electrodes and BST layers were patterned to reveal internal electrodes by photolithography. SiO2 passivation layer was deposited by plasma-enhanced chemical vapor deposition (PE-CVD). The passivation layer plays an important role to prevent short connection between the electrodes. It was patterned to create holes for the connection between internal electrodes and external electrodes by reactive-ion etching (RIE). External contact pads were formed by Pt electrodes. The microstructure and dielectric characteristics of the capacitors were investigated by scanning electron microscopy (SEM) and impedance analyzer, respectively. In conclusion, the 0402 sized thin film multi-layer capacitors have been demonstrated, which have capacitance of 10 nF. They are expected to be used for decoupling purpose and have been fabricated with high yield.

  • PDF

13-Gbps 저스윙 저전력 니어-그라운드 시그널링 트랜시버 (A 13-Gbps Low-swing Low-power Near-ground Signaling Transceiver)

  • 구자현;배봉호;김종선
    • 전자공학회논문지
    • /
    • 제51권4호
    • /
    • pp.49-58
    • /
    • 2014
  • 본 논문에서는 저전력 고속 모바일 I/O 인터페이스를 위한 저스윙 차동 니어-그라운드 시그널링 (NGS) 트랜시버를 소개한다. 제안하는 트랜스미터는 온-칩 레귤레이터로 정류된 프로그래머블한 스윙을 가지는 전압-모드 드라이버와 비대칭 상승/하강시간을 가지는 전단드라이버를 사용한다. 제안하는 리시버는 고주파이득을 신장시키는 피드-포워드 커패시터를 이용한 새로운 다중경로이득 차동앰프를 사용한다. 또한, 이 리시버는 가변적인 트랜스미터 출력스윙에 의한 입력 공통모드 변화를 보상하며, 리시버 입력단 증폭기의 전류 미스매치를 최소화하기 위하여 새로운 적응형 바이어스 생성기를 포함한다. 트랜스미터와 리시버에 적용된 새로운 간단하고 효과적인 임피던스 매칭 기술들의 사용으로 우수한 시그널 인테그리티와 높은 파워 효율을 이뤄냈다. 65 nm CMOS 공정으로 설계된 제안하는 트랜시버는 10 cm 길이의 FR4 PCB에서 채널당 13 Gbps의 전송속도와 0.3 pJ/bit (= 0.3 mW/Gbps)의 높은 파워 효율을 갖는다.

무전해 동도금 Throwing Power (TP) 및 두께 편차 개선 (Improvement of the Throwing Power (TP) and Thickness Uniformity in the Electroless Copper Plating)

  • 서정욱;이진욱;원용선
    • 청정기술
    • /
    • 제17권2호
    • /
    • pp.103-109
    • /
    • 2011
  • 전기도금의 seed layer를 형성하는 무전해 동도금 공정의 throwing power (TP)와 두께 편차를 개선하기 위한 공정 최적화 방법을 제시하였다. 실험계획법 (DOE)을 이용하여 가능한 모든 공정 인자들 가운데 TP와 두께 편차에 가장 큰 영향을 미치는 주요 인자를 파악해 보았다. 균일성을 가진 via filling을 위해서는 도금액 내의 Cu 이온의 농도를 높여주고 도금 온도를 낮추어 주는 것이 바람직한 것으로 판단되었으며 이는 표면 반응성의 측면에서 설명되었다. Kinetic Monte Carlo (MC) 모사가 이를 시각화하기 위해 도입되었으며 실험에서 관찰된 현상을 정성적으로 무리 없이 설명할 수 있었다. 실험계획법을 이용한 체계적인 실험과 이를 뒷받침하는 이론적인 모사가 결합된 본 연구의 접근법은 관련 공정에서 유용하게 활용될 수 있을 것이다.

유한요소법 및 다구찌 기법에 의한 소형항공기용 HUMS 하우징 경량화 (Weight Lightening of HUMS Housing for Small Aircraft by Using FEM and Taguchi Method)

  • 김진수;윤대원;박태상;정재은;오재응
    • 한국소음진동공학회논문집
    • /
    • 제23권12호
    • /
    • pp.1045-1055
    • /
    • 2013
  • It is true that the dependency on import is currently high in case of the safety checkup system of domestic airplanes, and it is at the point of time that localization of HUMS for small airplanes is required. In this study, the design factors were selected for the lightweight of HUMS for small airplanes by using Pro-Engineer which is a design tool and Abaqus. 9 models were made through experiment plans with Taguchi method for this, and the each model for weight lightening was selected through vibration analysis and shock analysis while in operation with experiment profile values. After fabricating HUMS, it was verified that as a result of experiment with the same profile values as the analysis, there was similarity between the analyzed values and values of the experiment. As a result of performing weight lightening which is the purpose of the study, electronic performance for small airplanes is assured and a design plan reducing 15 % weight compared to the targeted weight was deduced. Besides, it could be verified that the light weight model satisfied the maximum allowable displacement value of PCB[printed circuit board] and accordingly satisfied electronic properties of HUMS. In this study, the reliability of a product was certified through the result of an experiment on ground. If the reliability of HUMS were verified through a test flight in the future, it is considered that it would make a big contribution to localization of aerospace electronic equipment.

Sn-3.0 Ag-0.5 Cu/OSP 무연솔더 접합계면의 접합강도 변화에 따른 전자부품 열충격 싸이클 최적화 (Thermal Shock Cycles Optimization of Sn-3.0 Ag-0.5 Cu/OSP Solder Joint with Bonding Strength Variation for Electronic Components)

  • 홍원식;김휘성;송병석;김광배
    • 한국재료학회지
    • /
    • 제17권3호
    • /
    • pp.152-159
    • /
    • 2007
  • When the electronics are tested with thermal shock for Pb-free solder joint reliability, there are temperature conditions with use environment but number of cycles for test don't clearly exist. To obtain the long term reliability data, electronic companies have spent the cost and times. Therefore this studies show the test method and number of thermal shock cycles for evaluating the solder joint reliability of electronic components and also research bonding strength variation with formation and growth of intermetallic compounds (IMC). SMD (surface mount device) 3216 chip resistor and 44 pin QFP (quad flat package) was utilized for experiments and each components were soldered with Sn-40Pb and Sn-3.0 Ag-0.5 Cu solder on the FR-4 PCB(printed circuit board) using by reflow soldering process. To reliability evaluation, thermal shock test was conducted between $-40^{\circ}C\;and\;+125^{\circ}C$ for 2,000 cycles, 10 minute dwell time, respectively. Also we analyzed the IMCs of solder joint using by SEM and EDX. To compare with bonding strength, resistor and QFP were tested shear strength and $45^{\circ}$ lead pull strength, respectively. From these results, optimized number of cycles was proposed with variation of bonding strength under thermal shock.

Sn8Zn3Bi 솔더를 이용한 1608 칩 솔더링부의 고온고습 신뢰성 평가 (Reliability evaluation of 1608 chip joint using Sn8Zn3Bi solder under high temperature and high humidity)

  • 김규석;이영우;홍성준;정재필;문영준;이지원;한현주;김미진
    • 대한용접접합학회:학술대회논문집
    • /
    • 대한용접접합학회 2005년도 추계학술발표대회 개요집
    • /
    • pp.228-230
    • /
    • 2005
  • Sn-8wt%Zn-3wt%Bi (이하, Sn-8Zn-3Bi) 솔더의 장기 신뢰성을 평가하기 위하여 고용고습시험을 행하였다. 고온 고습 시험은 $85^{\circ}C$/85RH 조건에서 1000 시간 동안 하였다. 접합 기판으로는 각각 OSP (Organic Solderability Preservative), Sn 그리고 Ni/Au 처리를 한 PCB(Printed Circuit Board) 패드를 사용하였다. 접합에 사용한 부품은 1608Chip 으로 MLCC(Multi Layer Ceramic Capacitor 이하, 1608C) 와 Chip Resister(이하, 1608R)을 사용하였으며, 이 두 부품의 전극부위에 Sn-10wt%Pb(이하 Sn-l0PB), Sn을 각각 도금하였다. 솔더링 후 1608C 와 1608R의 전단 접합 강도와 솔더링부에서 Zn상의 변화를 관찰하였다. 측정결과, Sn-8Zn-3Bi 솔더의 초기 전단 접합 강도는 기판의 표면처리에 상관없이 약 40N 이었다. 그러나 고온 고습 시험 1000 시간 후에는 기판의 표면처리에 상관없이 약 30N 까지 감소하였다. 하지만 이는 reference인 Sn-37Pb 솔더의 강도값과 거의 유사하며, 이는 Sn-8Bi-3Zn 솔더의 고온 고습 시험 후 전단강도 특성은 기존 유연솔더와 비교하여 동등이상이라고 평가할 수 있다.

  • PDF

FPGA 열제어용 히트싱크 효과의 실험적 검증 (Experimental Verification of Heat Sink for FPGA Thermal Control)

  • 박진한;김현수;고현석;진봉철;서학금
    • 한국항공우주학회지
    • /
    • 제42권9호
    • /
    • pp.789-794
    • /
    • 2014
  • 정지궤도급 차세대 통신위성에 탑재될 디지털신호처리기에는 디지털 고속통신을 위한 FPGA가 사용된다. 적용된 FPGA는 높은 열소산량을 가지고 있으며, 이로 인한 접합온도의 상승은 부하경감 요구조건을 만족하기 어렵고 장비의 수명과 신뢰도 저하의 주요 원인이다. 지상과는 달리 우주환경에서의 전장품의 열제어는 대부분 열전도를 통하여 이루어지고 있다. CCGA 또는 BGA 형태의 FPGA는 인쇄회로기판에 장착되지만, 인쇄회로기판의 열전도율은 FPGA의 열제어에 효율적이지 못하다. FPGA의 열제어를 위하여 부품 리드와 하우징을 직접 연결하는 히트싱크를 제작하였으며, 우주인증레벨의 열진공시험을 통하여 그 성능을 확인하였다. 높은 전력소모량을 가진 FPGA는 우주환경에 적용하기 어려웠으나, 히트싱크를 적용함으로써 부하경감 온도 마진을 확보하였다.

솔더볼 배치에 따른 절연층 재료가 WLCSP 신뢰성에 미치는 영향 (The Effect of Insulating Material on WLCSP Reliability with Various Solder Ball Layout)

  • 김종훈;양승택;서민석;정관호;홍준기;변광유
    • 마이크로전자및패키징학회지
    • /
    • 제13권4호
    • /
    • pp.1-7
    • /
    • 2006
  • WLCSP(wafer level chip size package)는 웨이퍼 레벨에서 패키지 공정이 이루어지는 차세대 패키지 중 하나이다. WLCSP는 웨이퍼 레벨에서 패키지 공정이 이루어진다는 특징으로 인하여 웨이퍼당 생산되는 반도체 칩의 수에 따라 그 패키징 비용을 크게 줄일 수 있다는 장점이 있다. 그러나 응력 버퍼 역할을 하는 기판을 없애는 혁신적인 구조로 인하여 솔더 조인트의 신뢰성이 기존의 BGA 패키지에 비하여 취약하게 되는데, 이러한 솔더 조인트 신뢰성에 대하여 반도체 칩과 솔더볼을 연결하는 폴리머 절연층은 열팽창계수 차이에 의해 발생하는 응력을 흡수하는 중요한 역할을 하게 된다. 본 연구에서는 하이닉스에서 개발한 Omega-CSP를 사용하여 솔더볼 배열 변화와 제 1 절연층의 특성에 따른 솔더 조인트의 열피로 특성을 평가하였다. 그 결과 절연층의 특성 변화가 솔더 조인트의 열피로 특성에 주는 영향은 솔더볼 배열 구조에 따라 변화되는 것을 확인하였다.

  • PDF

SnCu계 무연솔더의 Ni, P 첨가에 따른 분극거동 (Polarization Behaviors of SnCu Pb-Free Solder Depending on the P, Ni, Addition)

  • 홍원식;김휘성;박성훈;김광배
    • 한국재료학회지
    • /
    • 제15권8호
    • /
    • pp.528-535
    • /
    • 2005
  • It is inclined to increase that use of hazardous substances such as lead(Pb), mercury (Hg), cadmium(Cd) etc. are prohibited in the electronics according to environmental friendly policies of an advanced nation for protecting environment of earth. As this reasons, many researches for ensuring the reliability were proceeding in Pb free soldering process. n the flux remains on the PCB(printed circuit board) in the soldering process or the electronics exposed to corrosive environment, it becomes the reasons of breakdown or malfunction of the electronics caused by corrosion. Therefore in this studies we researched the polarization and Tafel properties of Sn40Pb and SnCu system solders based on the electrochemical theory. The experimental polarization curves were measured in distilled ionized water and 1 mole $3.5 wt\%$ NaCl electrolyte of $40^{\circ}C$, pH 7.5. Ag/AgCl and graphite were utilized by reference and counter electrodes, respectively. To observe the electrochemical reaction, polarization test was conducted from -250mV to +250mV. From the polarization curves composed of anodic and cathodic curves, we obtained Tafel slop, reversible electrode potential(Ecorr) and exchange current density((cow). In these results, we compared the corrosion rate of SnPb and SnCu solders.

전기화학 공정을 이용한 질화규소 기판 상의 금속 전극 형성에 관한 연구 (Formation of Metal Electrode on Si3N4 Substrate by Electrochemical Technique)

  • 신성철;김지원;권세훈;임재홍
    • 한국표면공학회지
    • /
    • 제49권6호
    • /
    • pp.530-538
    • /
    • 2016
  • There is a close relationship between the performance and the heat generation of the electronic device. Heat generation causes a significant degradation of the durability and/or efficiency of the device. It is necessary to have an effective method to release the generated heat. Based on demands of the printed circuit board (PCB) manufacturing, it is necessary to develop a robust and reliable plating technique for substrates with high thermal conductivity, such as alumina ($Al_2O_3$), aluminium nitride (AlN), and silicon nitride ($Si_3N_4$). In this study, the plating of metal layers on an insulating silicon nitride ($Si_3N_4$) ceramic substrate was developed. We formed a Pd-$TiO_2$ adhesion layer and used APTES(3-Aminopropyltriethoxysilane) to form OH groups on the surface and adhere the metal layer on the insulating $Si_3N_4$ substrate. We used an electroless Ni plating without sensitization/activation process, as Pd particles were nucleated on the $TiO_2$ layer. The electrical resistivity of Ni and Cu layers is $7.27{\times}10^{-5}$ and $1.32{\times}10^{-6}ohm-cm$ by 4 point prober, respectively. The adhesion strength is 2.506 N by scratch test.