• 전자공학회논문지
• /
• 제51권10호
• /
• pp.57-63
• /
• 2014

본 논문은 전력소모와 면적을 줄인 지연된 피드-포워드 경로를 갖는 3차 SDM 구조를 제안하였다. 제안한 SDM은 기존의 적분기 2개로 구현된 3차 SDM(Sigma-Delta Modulator) 구조를 개선하였다. 제안된 구조에서는 기존 구조의 둘째 단에 지연된 피드-포워드 경로를 삽입함으로써 첫째 단의 계수 값을 2배로 증가시킬 수 있어 기존구조에 비하여 첫째 단 적분기 커패시터($C_I$)를 1/2로 감소시킬 수 있다. 그러므로 첫째 단 적분기의 부하 커패시턴스가 1/2로 작아지기 때문에 첫째 단 연산증폭기의 출력전류는 51%, 첫째 단의 커패시터 면적은 48% 감소되어 제안한 구조는 전력과 면적을 최적화 할 수 있다. 본 논문에서 제안한 구조를 이용하여 설계된 3차 SC SDM은 $0.18{\mu}m$ CMOS 공정에서 공급전압 1.8V, 입력신호 1Vpp/1KHz, 신호대역폭 24KHz, 샘플링 주파수 2.8224MHz 조건으로 시뮬레이션 하였다. 그 결과 SNR(Signal to Noise Ratio) 88.9dB, ENOB(Effective Number of Bits) 14비트이고 SDM의 전체 전력소모는 $180{\mu}W$이다.

• 전기전자학회논문지
• /
• 제2권2호
• /
• pp.278-284
• /
• 1998

본 논문에서는 HDTV 응용을 위한 10b 저전력 CMOS A/D 변환기 (analog-to-digital converter : ADC) 회로를 제안한다. 제안된 ADC의 전체 구조는 응용되는 시스템의 속도와 해상도 등의 사양을 고려하여 다단 파이프라인 구조가 적용되었다. 본 시스템이 갖는 회로적 특성은 다음과 같이 요약할 수 있다. 첫째, 전원전압의 변화에도 일정한 시스템 성능을 얻을 수 있는 바이어스 회로의 선택적 채널길이 조정기법을 제안한다. 둘째, 고속 2단 증폭기의 전력소모를 줄이기 위하여 증폭기가 사용되지 않는 동안 동작 전류 공급을 줄이는 전력소모 최적화 기법을 사용한다. 넷째, 다단 파이프라인 구조에서 최종단으로 갈수록 정확도 및 잡음 특성 등에서 여유를 얻을 수 있는 점을 고려한 캐패시터 스케일링 기법의 적용으로 면적 및 전력소모를 감소시킨다. 제안된 ADC는 0.8 um double-poly double-metal n-well CMOS 공정 변수를 사용하여 설계 및 제작되었고, 시제품 ADC의 성능 측정 결과는 Differential Nonlinearity (DNL) ${\pm}0.6LSB$, Integral Nonlinearity (INL) ${\pm}2.0LSB$ 수준이며, 전력소모는 3 V 및 40 MHz 동작시에는 119 mW, 5 V 및 50 MHz 동작시에는 320 mW로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.23-30
• /
• 2005

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.1-7
• /
• 2006

이상적인(ideal) 이중-게이트(double-gate) 벌크(bulk) FinFET의 3차원(3-D) 시뮬레이션을 수행하여 전기적 특성들을 분석하였다. 3차원 시뮬레이터를 이용하여, 게이트 길이($L_g$)와 높이($H_g$), 핀 바디(fin body)의 도핑농도($N_b$)를 변화시키면서 소스/드레인 접합 깊이($X_{jSDE}$)에 따른 문턱전압($V_{th}$), 문턱전압 변화량(${\Delta}V_{th}$), DIBL(drain induced barrier lowering), SS(subthreshold swing)의 특성들을 살펴보았다. 게이트 높이가 35 nm인 소자에서 소스/드레인 접합 깊이(25 nm, 35 nm, 45 nm) 변화에 따라, 각각의 문턱전압을 기준으로 게이트 높이가 $30nm{\sim}45nm$로 변화 될 때, 문턱전압변화량은 20 mV 이하로 그 변화량이 매우 적음을 알 수 있었다. 낮은 핀 바디 도핑농도($1{\times}10^{16}cm^{-3}{\sim}1{\times}10^{17}cm^{-3}$)에서, 소스/드레인 접합 깊이가 게이트전극보다 깊어질수록 DIBL과 SS는 급격히 나빠지는 것을 볼 수 있었고. 이러한 특성저하들은 $H_g$ 아래의 ${\sim}10nm$ 위치에 국소(local) 도핑을 함으로써 개선시킬 수 있었다. 또한 local 도핑으로 소스/드레인 접합 깊이가 얕아질수록 문턱전압이 떨어지는 것을 개선시킬 수 있었다.

• 한국전자파학회논문지
• /
• 제14권7호
• /
• pp.750-755
• /
• 2003

본 논문에서는 새로운 형태의 3-라인 발룬을 제안하였다. 먼저 3-라인 발룬의 등가회로를 제시하였고, 이등가회로의 각 포트에서의 전압과 전류의 관계를 이용하여 임피던스 행렬,［Z］를 구하고 이를［S］파라미터로 변환하여 제시하였다.［S］파라미터를 이용하여, 제시한 등가회로가 발룬으로 동작할 수 있도록 하는 설계식을 도출하였다 본 논문에서 제안한 등가회로와 설계식의 타당성 및 유용성을 검증하고자 2.4 GHz ISM 대역에서 동작하는 MLC(Multi-layer Ceramic) 칩 발룬을 설계하였고, LTCC(Low Temperature Co-fired Ceramic) 기술을 이용하여 제작하였다. 새로운 3-라인 발룬의 등가회로와 LTCC 기술을 이용한 다층구조를 동시에 적용함으로써 2012사이즈의 초소형 발룬을 구현할 수 있었다. 제작된 발룬의 측정 결과는 3차원 전자장 시뮬레이션 결과 와 매우 유사하였고, 넓은 대역에서 매우 우수한 위상 및 진폭 평형 특성을 보였다. 본 논문에서 제안한 3 라인 발룬은 본 논문에서 보인 것처럼 LTCC 기술을 이용하여 매우 쉽게 구현이 가능할 뿐만 아니라 인쇄회로기판 상의 마이크로 스트립라인 등을 이용하여도 구현이 가능하며 작은 사이즈의 우수한 특성을 가진 발룬이 요구되는 무선랜이나 블루투스 등의 무선 통신 시스템 등에 매우 유용하게 적용될 수 있다.

• 대한기계학회논문집B
• /
• 제40권10호
• /
• pp.629-636
• /
• 2016

미세 회로 기판 제조에 적용되는 습식공정 중 도금조에서 미세 기판의 정밀한 가공을 위해 산성용액 반응조 내부의 유동특성을 관찰하는 것이 중요하다. 하지만, 상용 유속계 중 내산성을 갖춘 센서가 거의 없어 측정이 매우 어렵다. 본 연구에서는 내산성을 갖는 압저항 센서에 신호처리 기술을 적용하여 유속을 측정할 수 있는 센서를 개발하였다. 상용유속계 수준의 유속데이터 획득을 위해서는 높은 임피던스를 갖는 압저항 센서에 증폭회로 및 저역통과필터를 부착하였으며, 이 때 사용되는 신호처리회로의 출력과 상용유속계의 출력이 일치되도록 하는 신호처리회로의 선정을 위해 Butterworth, Bessel, Chebyshev 필터 회로를 제작하여 유속 측정을 통해 출력을 상용유속계의 출력과 비교한 결과 0.0128 %, 0.0023 %, 5.06 %의 MSE를 확인할 수 있었다. 인가 유속을 변경하면서 내산성 센서의 측정 가능 영역을 확인해 본 결과, 저속 저압 구간에서는 신호와 노이즈 구분이 어려워 신호 처리 알고리즘을 적용해도 원하는 결과를 얻지 못하였고, 2~6 m/s에서 2.7 % 미만의 오차를 갖는 신뢰성 있는 측정이 가능하였다.

• 전자공학회논문지D
• /
• 제35D권10호
• /
• pp.39-50
• /
• 1998

넓은 통과대역과 좁은 천이대역폭을 갖는 디지털 필터는 이동통신 장비의 CODEC이나 의료장비등에 사용된다. 이러한 주파수 특성을 갖는 디지털 필터는 다른 주파수 특성의 디지털 필터에 비해 계수 및 내부신호의 양자화 영향을 크게 받기 때문에 긴 워드 길이가 요구되며 이로 인해 칩의 면적 및 소모 전력이 증가한다. 본 논문에서는 이러한 주파수 특성을 갖는 디지털 필터의 저전력 구현을 위하여 CPL (Complementary Pass-Transistor Logic), 격자 웨이브 디지털 필터와 수정된 DIFIR (Decomposed & Interpolated FIR) 알고리듬을 이용한 설계 방법을 제시한다. CPL에서의 단락전류 성분을 줄이기 위하여 PMOS 몸체효과, PMOS latch 및 weak PMOS를 이용하는 3가지 방법에 대해 시뮬레이션을 통하여 비교한 결과 전파지연, 에너지 소모 및 잡음여유 면에서 PMOS latch를 사용하는 방법이 가장 유리하였다. 통찰력을 가지고 CPL 회로를 최적화하기 위해 CPL 기본구조에 대해 시뮬레이션 결과로부터 전파지연과 에너지 소모에 대한 경험식을 유도하여 트랜지스터의 크기를 정하는데 적용하였다. 또한 필터계수를 CSD (Canonic Signed Digit)로 변환하고 계수 양자화 프로그램을 이용하여 필터계수의 non-zero 비트수를 최소화시켜 곱셈기를 효율적으로 구현하였다. 알고리듬 측면에서 하드웨어 비용을 최소화하기 위해 수정된 DIFIR 알고리듬을 사용하였다. 시뮬레이션 결과 제안된 방법의 전력 소모가 기존 방법보다 38% 정도 감소되었다.

• 한국항공우주학회지
• /
• 제41권10호
• /
• pp.788-795
• /
• 2013

표면에 얇은 은(Ag)층이 증착된 마그네슘 분리판을 PEM 연료전지의 그라파이트 분리판의 대체 재질로 검토하였다. $180^{\circ}C$의 온도 환경에서 마그네슘 모재 표면에 $3{\mu}m$의 얇은 은층을 물리적 증착방법(PVD)을 이용하여 증착하였다. 제작된 마그네슘 분리판을 대상으로 PEM 연료전지 스택 적용 가능성을 확인하기 위하여 다수의 실험을 수행하였다. PEM 연료전지의 동작환경과 동일한 pH에서의 부식실험을 통하여 보호막이 형성된 마그네슘 분리판은 부식으로부터 모재를 적절히 보호하였지만 보호막이 형성되지 않은 경우 심각한 부식이 발생됨을 확인하였다. 제작된 마그네슘 분리판의 접촉저항은 $20m{\Omega}-cm^2$이하로 기존의 분리판 대비 우수한 성능을 보였다. 이러한 낮은 접촉저항으로 인하여 전기전도도가 개선되어 연료전지의 성능이 향상됨을 확인하였다. 마그네슘 모재의 낮은 밀도와 기계가공의 용이성 때문에 동일한 연료전지 스택의 출력을 기준으로 약 30~40 %의 중량절감이 가능한 것으로 판단되었다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.678-684
• /
• 2013

본 논문에서는 SAW 필터가 없는 LTE-Advanced RF 송신기에 적용 가능한 기저대역 송신단 회로를 제안한다. 제안하는 기저대역 송신단 회로는 Tow-Thomas구조의 2차 능동 저역통과 필터 1개와 1차 수동 RC 필터 1개로 구현되었으며, 0.7 MHz, 1.5 MHz, 2.5 MHz, 5 MHz, 7.5 MHz, 10 MHz, 그리고 20 MHz의 총 7개의 채널 차단 주파수를 제공하며, 각 채널 별로 -41 dB에서 0 dB까지 1-dB 단계로 이득 조절이 가능하다. 제안하는 2차 능동 저역 통과 필터 회로는 DC 소모 전류 효율을 높이기 위해 채널 차단 주파수를 세 그룹으로 나누어서 선택된 차단 주파수 그룹에 따라 연산증폭기의 전류 소모를 3단계로 가변 할 수 있도록 연산증폭기 내부에 3개의 단위-연산증폭기(OTA)를 병렬로 연결하여 선택적으로 사용할 수 있도록 설계하였다. 또한, 제안하는 연산 증폭기는 저전력으로 1-GHz UGBW(Unit Gain Bandwidth)를 얻기 위해 Miller 위상 보상 방식과 feed-forward 위상 보상 방식을 동시에 사용하였다. 제안하는 기저대역 송신기는 65-nm CMOS 공정을 사용하여 설계되었고 1.2 V의 전압으로부터 선택된 채널 대역폭에 따라 최소 6.3 mW, 최대 24.1 mW의 전력을 소모한다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2005년도 International Meeting on Information Displayvol.I
• /
• pp.489-492
• /
• 2005

We report new polymer stabilized ferroelectric liquid crystal (PSFLC) cells with mechanical stability which is achievable by introducing photospacers in the cells. It was found that the mechanical st ability of the PSFLC cell was effected by introduction of photo spacers. We analyzed the dependence of mechanical stability and memory property on the density of photospacers in the PSFLC cell. The stability and memory properties of PSFLC Cells depending on photospacer density are discussed. 1. Introduction Recently, flexible displays have attracted much attention because they have remarkable advantages: thinner, lighter, non-breakable and conformable features. Flexible displays have various potential applications such as e-book and e-paper displays utilizing the distinct features. E-book and E-paper displays demand very low power consumption, so that bistable memory liquid crystal modes are required in case of flexible plastic LCDs for those application. Three kinds of memory LC modes have been developed; bistable nematic, bistable cholesteric and bistable FLC. Among them SSFLC as one of bistable FLC has big advantages such as low driving voltage, wide view angle and fast response time, SSFLC cells are, however, very weak against mechanical shock. Polymer stabilized FLC (PSFLC) has been developed to overcome the poor mechanical stability of SSFLC. PSFLC was known to have network structure that FLCs are oriented with smectic layer ordering in polymer network. The polymer network stabilizes the FLC orientation, which leads to improvement of mechanical stability of PSFLCD. A lot of studies have been done for the application of PSFLC to flexible $LCDs.^{[1{\sim}12]}$ However, it should be noted that PSFLC does not have sufficient mechanical stability for the particular applications such as smart card LCD, where LCD is highly bendable.Bead spacer was mainly used to maintain cell gap of conventional PSFLCDs. But the spacer density of it is not locally uniform in the cell, so that it is generally difficult that the PSFLCDs with bead spacers show sufficient mechanical stability. In order to more improve the mechanical stability of PSFLCDs, we introduced photospacers into PSFLCDs. In this paper, we describe the improvement of mechanical stability by introducing photospacers into PSFLCDs.