• 융합정보논문지
• /
• 제11권11호
• /
• pp.159-165
• /
• 2021

본 삼차원 선택적 산화를 이용하여 20 nm 수준의 핀 폭과 점진적으로 증가된 소스/드레인 확장 영역을 갖는 핀 채널을 벌크 실리콘 기판에 제작하였다. 제안된 기법을 이용하여 삼차원 소자를 제작하기 위한 공정기법 및 단계를 상세히 설명하였다. 삼차원 소자 시뮬레이션을 통해, 제안된 소자의 주요 특징과 특성을 기존 FinFET 및 벌크 FinFET 소자와 비교하였다. 제안된 삼차원 선택적 산화 방식의 핀 채널 MOSFET는 기존의 소자들과 비교하여 더 큰 구동 전류, 더 높은 선형 트랜스컨덕턴스, 더 낮은 직렬 저항을 가지며, 거의 유사한 수준의 소형화 특성을 보이는 것을 확인하였다.

• 전자공학회논문지D
• /
• 제36D2호
• /
• pp.1-10
• /
• 1999

FET 소신호 모델의 직접추출법은 기생소자값을 구하기 위해 주로 순방향 소동(cold) FET 조건을 이용하고 있다. 본 논문은 수동 FET 조건에서 해석적 채널모델을 유도하고, 정상수동 소자 조건에서도 순방향 수동 FET 조건과 동일 한 정보를 얻을 수 이Tdmadmff 보인다. 이와 함께 수동 FET 조건에 의해 제한되는 능동 FET 소신호 모델의 오차를 추적하여 수동 FET 방법을 이용한 직접 추출 모델의 오차 한계를 살피고, 오차 최소점의 유무를 통해 수동 FET 기생저항값의 유효성을 검토한다.

• 융합정보논문지
• /
• 제11권7호
• /
• pp.104-110
• /
• 2021

본 핀 채널 전계 효과 트랜지스터에서 낮은 소스/드레인 직렬 저항을 위한 새로운 선택적 산화 방식을 제안하였다. 이 방법을 이용하면, gate-all-around 구조와 점진적으로 증가되는 형태의 소스/드레인 확장영역을 갖는 핀 채널 MOSFET를 얻을 수 있다. 제안된 트랜지스터는 비교 소자에 비해 70% 이상의 소스/드레인 직렬 저항의 감소를 얻을 수 있다. 또한, 제안된 소자는 단채널 효과를 억제하면서도 높은 구동 전류와 전달컨덕턴스 특징을 보인다. 제작된 소자의 포화전류, 최대 선형 전달컨덕턴스, 최대 포화 전달컨덕턴스, subthreshold swing, 및 DIBL은 각각 305 ㎂/㎛, 0.33 V, 13.5 𝜇S, 76.4 𝜇S, 78 mV/dec, 62 mV/V의 값을 갖는다.

• 전자공학회논문지
• /
• 제50권10호
• /
• pp.67-75
• /
• 2013

본 논문에서는 RSD(Raised Source/Drain)구조를 가지는 FinFET에서 3차원적 전류 흐름을 고려한 소스와 드레인의 해석적 저항모델을 제시한다. FinFET은 Fin을 통해 전류가 흐르기 때문에 소스/드레인의 기생저항이 크고 채널을 포함한 전체저항에서 중요한 부분을 차지한다. 제안하는 모델은 3차원적 전류흐름을 고려하여 contact부터 channel 직전 영역까지의 소스/드레인 저항을 나타내며 contact저항과 spreading저항의 합으로 이루어져 있다. Contact저항은 전류의 흐름을 고려한 가이드라인을 통해 작은 저항의 병렬합으로 모델링되고 spreading저항은 적분을 통해 구현했다. 제안된 모델은 3D numerical solver인 Raphael의 실험결과를 통해 검증했다. 본 연구에서 제안된 기생저항 모델을 BSIM-CMG와 같은 압축모델에 구현하여 DC 및 AC 성능 예측의 정확도를 높일 수 있을 것이다.

• 전자공학회논문지
• /
• 제54권5호
• /
• pp.123-127
• /
• 2017

본 논문에서는 FET의 채널저항을 이용한 이미지 제거 혼합기를 제작하여 그 특성을 분석하였다. 이 혼합기는 IF 50MHz~90MHz, LO 8.17GHz 및 RF 8.08GHz~8.12GHz로써 8GHz대역의 64QAM에 적용할 수 있도록 하였다. 측정 결과 -20dBm의 IF 신호와 10dBm의 LO 신호를 인가하였을 때 -33.2dBm의 RF 출력을 얻었으며, 약 12.9dB의 변환손실을 보였으며, 8.1GHz RF 신호에 대하여 LO 신호는 14.3dB, 이미지 신호는 10.4dB의 억압특성을 얻을 수 있었다. 또한 2-tone실험 결과 51.7dBc의 IMD 특성을 얻을 수 있었다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.73-78
• /
• 2004

본 논문은 5.8 GHz 무선 랜용 서브 하모닉 저항성 혼합기를 설계하였다. 서브 하모닉 저항성 혼합기는 서브 하모닉 혼합기와 저항성 혼합기의 장점이 합쳐진 구조이다. 서브 하모닉 저항성 혼합기는 LO의 고조파 성분과 RF를 혼합하여 IF주파수를 얻는다. 그래서 기존의 혼합기보다 낮은 LO 주파수를 사용이 가능하다. 그리고 서브 하모닉 저항성 혼합기는 GaAs FET의 unbiased 채널 저항을 사용하여 주파수 혼합하므로 낮은 IMD를 특성을 갖는다. 제작된 서브 하모닉 저항성 혼합기의 변환손실은 LO 신호전력이 13 dBm일 때, 10.67 dB이다. 그리고 혼합기의 IIP3는 21.5 dBm이다.

• 전자공학회논문지
• /
• 제53권8호
• /
• pp.39-48
• /
• 2016

본 논문에서는 소스와 드레인의 구조가 육각형인 FinFET에서 구조 변수 및 핀/핑거 개수 증가에 따른 열 저항 모델을 제안한다. 소자의 크기가 감소하여 발열 효과 및 열 특성의 영향이 커졌으며, 이를 분석하기 위해 소자의 열 저항은 중요한 요소이다. 열 저항 모델은 소자에서 열이 생성되는 열원과 열이 빠져나가는 contact를 설정했으며, 도메인은 열원과 4 부분의 소스, 드레인, 게이트, 서브스트레이트 contact를 통해 나누어진다. 또 각각의 contact 열 저항 모델은 TCAD의 시뮬레이션 결과의 온도 및 열 흐름을 분석하여 해석이 용이한 형태로 세분화하였다. 도메인들은 그 구조에 따라 구조 변수를 통한 적분 및 등각 매핑 방식을 기반으로 모델링하였다. 먼저 싱글 핀으로 열 저항을 분석하여 모델링하였으며, 멀티 핀/핑거의 열 저항 모델의 정확도를 높이기 위해 채널증가에 따른 파라미터의 변화를 적용하였다. 제안한 열 저항 모델은 3D Technology CAD 시뮬레이션을 해석하여 얻은 열 저항 결과와 비교하였으며, 싱글 핀 및 멀티 핀의 전체 열 저항 모델은 3 % 이하의 오차를 얻었다. 제안한 열 저항은 핀/핑거 개수의 증가에 따른 열 저항을 예측할 수 있으며, 발열효과 및 열 특성 분석을 계산하여 회로 특성을 개선할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.271-271
• /
• 2014

본 연구에서는 최근 다양한 전자 소자로써의 연구가 진행되고 있는 그라핀을 SiO2/Si 기판 위에 전자빔 식각(Electron-Beam Lithography)을 이용하여 후면 게이트 전극 구조의 그라핀 채널을 갖는 삼단자 소자를 형성하고 가스 유입이 가능한 진공 Probe Measurement System을 이용하여 금속 전극과 그라핀 간의 접촉저항 (Rc) 및 길이가 다른 채널저항(Rch)를 구하고, 채널 길이, 가스 유량, 온도, 게이트 전압에 따른 I-V 변화를 측정함으로써, 후면 게이트 전극 구조의 그라핀 채널을 갖는 삼단자 소자의 가스 센서로서의 가능성을 연구하였다. 후면 게이트 전극 구조의 그라핀 채널을 갖는 삼단자 소자는 전자빔 식각(Electron-Beam Lithography)에 의해 패턴을 제작하고 Evaporator를 이용하여 전극을 증착 하였다. 소자의 소스 (Source)와 드레인 (Drain)은 TLM (Transfer Length Method)패턴을 이용하여 인접한 두 개의 전극간 범위를 변화시키는 형태로 제작함으로써 소스-드레인간 채널 길이가 다르게 하였다. 이 때 전극의 크기는 가로, 세로 각각 $20{\mu}m$, $40{\mu}m$이며 전극간 간격은 $20/30/40/50/60{\mu}m$로 서로 다르게 배열 하였다. 제작된 그라핀 소자는 진공 Probe Measurement System 내에서 게이트 전압(VG)를 변화시킴으로써 VG 변화에 따른 소자의 특성을 평가하였는데, mTorr 상태의 챔버 내로 O2 가스를 주입하여 그라핀의 Dangling bond 및 Defect site에 결합 된 가스로 인한 전기적 특성의 변화를 측정하고, 이 때 가스의 유량을 50 sccm에서 500 sccm 까지 변화시킴으로써 전기적 특성 변화를 측정하여 센서 소자의 민감도를 평가하였다. 또한, 서로 다르게 배열한 소스-드레인 간의 채널 길이로 인하여 채널과의 접촉 면적에 따른 센서 소자의 민감도 또한 평가할 수 있었다. 그리고 챔버 내 온도를 77 K에서 400 K까지 변화시킴으로써 온도에 따른 소자의 작동 범위를 확인하고 소자의 온도의존성을 평가하였다.

• 대한전자공학회논문지TC
• /
• 제41권2호
• /
• pp.59-64
• /
• 2004

본 논문에서는 바이어스에 따른 임피던스 특성을 설명하기 위해 Cold PHEMT 등가회로를 제안하였으며, 이를 이용하여 간단하고 정확하게 기생저항을 추출하는 방법을 제안하였다 제안된 방법은 주파수에 따른 임피던스 특성과 바이어스에 따른 임피던스 특성을 고려했으며, 쇼트키 배리어와 채널 캐패시턴스에 의한 리액턴스 성분의 영향이 최소가 되는 바이어스 점을 선택하여 추출하였다. 순방향 바이어스를 증가시켜 인가할 경우, 높은 주파수에서 수렴하는 임피던스 값이 증가하게 되어 실제 값보다 큰 값이 추출될 수 있으며, 역 바이어스를 증가시켜 인가할 경우에도 높은 주파수에서 수렴하는 임피던스 값이 낮아지지 않고 증가하는 경향을 갖기 때문에 실제 값보다 큰 값이 추출되게 된다. 따라서 이러한 영향이 최소화 될 수 있는 조건에서 추출되어야 한다. 또한 제안된 방법의 검증을 위하여 기존의 방법과 본 논문에서 제안한 방법을 비교하였다 기존의 방법과 본 논문에서 제안한 방법의 비교를 위해 각각의 방법으로 추출된 기생저항을 이용하여 소신호 모델링을 수행한 후에 측정된 S-파라메타와 비교하였으며, 그 결과 본 논문에서 제안한 방법이 기존의 방법에 비해 측정 결과와 잘 일치하였다.

• 접착 및 계면
• /
• 제21권3호
• /
• pp.86-92
• /
• 2020

본 연구에서 소스/드레인 전극이 위치하는 기판의 접촉영역과 두 전극사이 채널영역의 표면 에너지를 선택적으로 다르게 제어하여 고분자 트랜지스터의 소자성능과 전하주입 특성에 미치는 영향을 확인하였다. 채널영역의 표면에너지를 낮게 유지하면서 접촉영역의 표면에너지를 높였을 때 고분자 트랜지스터의 전하이동도는 0.063 ㎠/V·s, 접촉저항은 132.2 kΩ·cm, 그리고 문턱전압이하 스윙은 0.6 V/dec로 나타났으며, 이는 원래 소자에 비해 각각 2배와 30배 이상 개선된 결과이다. 채널길이에 따른 계면 트랩밀도를 분석한 결과, 접촉영역에서 선택적 표면처리에 의해 고분자반도체 분자의 공액중첩 방향과 전하주입 방향이 일치되면서 전하트랩 밀도가 감소한 것이 성능향상의 주요한 원인으로 확인되었다. 본 연구에서 적용한 전극과 고분자 반도체의 접촉영역에 선택적 표면처리 방법은 기존의 계면저항을 낮추는 다양한 공정과 함께 활용됨으로써 트랜지스터 성능향상을 최대화할 수 있는 가능성을 가진다.