• 한국위성정보통신학회논문지
• /
• 제9권4호
• /
• pp.63-68
• /
• 2014

PPS 구조를 갖는 N형 실리콘 제어 정류기 소자에서 부분웰 구조가 정전기 보호 성능에 미치는 영향을 고찰하였다. 종래의 NSCR 표준소자는 온-상태 저항, 스냅백 홀딩 전압 및 열적 브레이크다운 전압이 너무 낮아 정전기 보호소자의 필요조건을 만족시키지 못해 적용이 어려웠으나, 본 연구에서 제안하는 부분웰 구조를 갖도록 변형 설계된 NSCR-PPS 소자는 안정한 정전기보호 성능을 나타내어 고전압 동작용 마이크로 칩의 정전기보호 소자로 적용 가능함을 확인하였다.

• 한국위성정보통신학회논문지
• /
• 제8권2호
• /
• pp.36-43
• /
• 2013

본 논문에서는 고전압에서 동작하는 DDIC(display driver IC) 칩의 정전기 보호소자로 사용되는 GG_EDNMOS 소자의 고전류 특성 및 더블 스냅백 메커니즘이 분석되었다. 이온주입 조건을 달리하는 매트릭스 조합에 의한 수차례의 2차원 시뮬레이션 및 TLP 특성 데이타를 비교한 결과, BJT 트리거링 후에 더블 스냅백 현상이 나타났으나 웰(well) 및 드리프트(drift) 이온주입 조건을 적절히 조절함으로써 안정적인 ESD 보호성능을 얻을 수 있었다. 즉, 최적의 백그라운드 캐리어 밀도를 얻는 것이 고전압 동작용 정전기보호소자의 고전류 특성에 매우 중요한 영향을 주는 임계인자(critical factor)임을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.288-292
• /
• 2002

RF 회로에 적합한 새로운 형태의 on-chip ESD protection 방법을 제시하였다. RF 회로의 특성을 이용하여 DC blocking capacitor 앞에 short-circuited stub를 달아서 ESD 소자로 활용하였다. 특히 short-circuited stub를 매칭 회로의 일부로 사용하여 stub의 길이를 줄일 수 있다. 또한 short-circuited stub의 width와 metal의 성분으로 ESD threshold voltage를 쉽게 예측 가능하다. 기존의 ESD 방지 회로와 달리 RF 회로를 위한 ESD 방지 회로에서 문제시되던 기생 capacitance 성분에 대한 문제점을 해결 할 수 있었다.

• 항공우주산업기술동향
• /
• 제7권1호
• /
• pp.68-78
• /
• 2009

본 논문에서는 정전기 방전의 문제에 대한 우주 플라즈마 환경과 정전기 방전에 따른 영향을 간략하게 소개하였고, 위성시스템의 정전기 방전에 대비한 설계기술 문서의 고찰, 주요 정전기 방전 해석도구, 해석을 위한 모델링 기술 및 유럽에서 개발하고 있는 SPIS 프로그램에 대하여 소개했다. 우주의 플라즈마 환경에서 위성시스템에 대한 정전기 방전의 문제는 시스템 개발초기에 신중하게 다루어져야 한다. 이는 시스템의 목적, 구성, 전원 및 궤도환경에 따라 결정되어야 하며 시스템 설계 및 운용환경에 적합하게 적용되어야 한다. 위성체의 충전현상은 플라즈마를 구성하고 있는 전자나 양자 이온에 의한 전기적 전하의 축적으로 이것은 위성체에 심각한 영향을 줄 수 있기 때문에 위성시스템 설계를 위하여 정확한 이해가 요구되며, 이러한 이유로 미국과 유럽에서는 우주충전과 관련한 포괄적인 연구를 수행하고 있다.

• 전자공학회논문지A
• /
• 제29A권11호
• /
• pp.97-106
• /
• 1992

In integrated circuits, protection circuits are required to protect the internal nodes from the harmful ESD(Electrostatic discharge). This paper discusses the characteristics of the circuit components in ESD protection circuitry in order to analyze the ESD phenomina, and the design methodalogy of ESD protection circuits, using test pattern with a variation of the number of diode and transistor. The test devices are fabricated using a 0.8$\mu$m CMOS process. SPICE simulation was also carried out to relate output node voltage and measured ESD voltage. With increasing number of diodes and transistors in protection circuit, the ESD voltage also increases. The ESD voltage of the bi-directional circuit for both input and output was 100-300[V], which in higher than that of only output(uni-directional) circuit. In addition, the ESD protection circuit with the diode under the pad region was useful for the reduction of chip size and parasitic resistance. In this case, ESD voltage was improved to a value about 400[V].

• 한국인터넷방송통신학회논문지
• /
• 제8권6호
• /
• pp.35-40
• /
• 2008

최근 사파이어기판 위에 성장한 갈륨나이트라이드 발광다이오드의 소자 제작 기술이 비약적으로 발전하였다. 하지만 이들 다이오드가 이미 상업적으로 활용되고 있다 할지라도 갈륨나이트라이드 발광다이오드에 있어서 다이오드를 구성하는 물질들과 소형화에 따른 정전기 방전에 의한 피해를 고려해야한다. 정전기방전(ESD)에 의한 피해는 발광소자의 신뢰성에 매우 큰 영향을 주는 파라미터중 하나이다. 본 연구에서는 대량생산 되는 발광다이오드의 생산공정에서 발생하는 정전기방전에 의한 피해와 이에 대한 대책을 논의하였다. 대부분의 ESD 문제는 장비의 적정한 사용과 공정 환경 개선을 통해서 제어되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1370-1371
• /
• 2006

An electrostatic discharge (ESD) protection device, so called, N-type extended drain silicon controlled rectifier (NEDSCR) device, was analyzed for high voltage I/O applications. A conventional NEDSCR device shows typical SCR-like characteristics with extremely low snapback holding voltage. This may cause latchup problem during normal operation. However, a modified NEDSCR device with proper junction / channel engineering demonstrates itself with both the excellent ESD protection performance and the high latchup immunity.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.1-6
• /
• 2008

고전압 MOSFET에서 스냅백 이후의 유지 전압은 구동전압에 비해 매우 작아서 고전압 MOSFET이 파워 클램프로 바로 사용될 경우 래치업 문제를 일으킬 수 있다. 본 연구에서는 Drain-Extended PMOS를 이용하여 래치업 문제가 일어나지 않는 구조를 제안하였다. 제안된 구조에서는 래치업의 위험을 피하기 위해 소자가 스냅백이 일어나지 않는 영역으로 동작 영역을 제한하였다. $0.35\;{\mu}m$ 60V BCD(Bipolar-CMOS-DMOS) 공정을 사용하여 제작된 칩을 측정한 결과를 통해 제안된 기존의 gate-driven 구조의 LDMOS(Lateral Double-Diffused MOS)를 사용한 ESD 파워 클램프에 비해 500% 성능향상(강인성)이 있게 된 것을 알 수 있다.

• 한국안전학회지
• /
• 제26권3호
• /
• pp.15-22
• /
• 2011

Explosion and fire cause about 30 reported industrial major accidents a year by ignition source which discharge of electrostatic generated to flammable gas, vapor, dust and mixtures. It brings economically and humanly very large loss that accident was caused by fire and explosion from electrostatic discharge. Thus, it is very important that electrostatic discharge energy is to be control below not to be igniting flammable mixtures. There are two kinds of analysis model for electrostatic discharge, human body model and machine model. Human body model is available the parameter of human's electrical equivalent that capacitance is 100 pF, resistance is $1.5k{\Omega}$. To simulate and visualize the electrostatic discharge from human body need a very expensive and high voltage simulator. In this paper, we measured the value of capacitance and resistance concerned with test materials and sizing of specimen and the value of charged voltage concerned with test specimen and distance to develop an electrostatic charge/discharge simulating tool for teaching with which concerned industrial employee and students. The result of experiments, we conformed that the minimum ignition energy of methane-oxygen mixtures meets well the equation $W=1/2CV^2$, and found out that the insulating material and sizing of equivalent value having human body mode are the poly ethylene of 200 mm and 300 mm of diameter. Developed electrostatic charge/discharge simulating tool has many merits; simple mechanism, low cost, no need of electric power and so on.

• 전기전자학회논문지
• /
• 제21권2호
• /
• pp.150-153
• /
• 2017

본 논문에서는 Floating기술을 이용한 GCNMOS 기반의 ESD(Electrostatic Discharge)보호회로를 제안한다. 제안된 보호회로의 특성 분석을 위해서 시놉시스사의 TCAD 시뮬레이션을 이용하였으며 기존의 GGNMOS, GCNMOS와 비교 분석하였다. 제안된 보호회로는 Gate coupling과 Body floating기술을 적용하였으며 기존 ESD보호회로인 GGNMOS, GCNMOS와 비교하여 더 낮은 4.86V의 트리거 전압 및 1.47ns의 짧은 턴-온 타임 특성을 갖는다.