• Transactions on Electrical and Electronic Materials
• /
• 제17권6호
• /
• pp.329-334
• /
• 2016

In this work, the temperature dependence of electrical parameters of nanoscale SOI (silicon-on-insulator) TG (triple gate) n-FinFET (n-channel Fin field effect transistor) was investigated. Numerical device simulator $ATLAS^{TM}$ was used to construct, examine, and simulate the structure in three dimensions with different models. The drain current, transconductance, threshold voltage, subthreshold swing, leakage current, drain induced barrier lowering, and on/off current ratio were studied in various biasing configurations. The temperature dependence of the main electrical parameters of a SOI TG n-FinFET was analyzed and discussed. Increased temperature led to degraded performance of some basic parameters such as subthreshold swing, transconductance, on-current, and leakage current. These results might be useful for further development of devises to strongly down-scale the manufacturing process.

• 전기학회논문지
• /
• 제66권10호
• /
• pp.1494-1498
• /
• 2017

In this study, we investigate the influence of an overlap between the gate and source/drain regions of silicon nanowire (SiNW) CMOS (complementary metal-oxide-semiconductor) inverter on bendable plastic substrates and describe their electrical characteristics. The combination of n-channel silicon nanowire field-effect transistor (n-SiNWFET) and p-channel silicon nanowire field-effect transistor (p-SiNWFET) operates as an inverter logic gate. The gains with a drain voltage ($V_{dd}$) of 1 V are 3.07 and 1.21 for overlapped device and non-overlapped device, respectively. The superior electrical characteristics of each of the SiNW transistors including steep subthreshold slopes and the high $I_{on}/I_{off}$ ratios are major factors that enable the excellent operation of the logic gate.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권2호
• /
• pp.110-119
• /
• 2007

A new two-dimensional analytical model for dual-material double-gate fully-depleted SOI MOSFET with Pearson-IV type Doping Distribution is presented. An investigation of electrical MOSFET parameters i.e. drain current, transconductance, channel resistance and device capacitance in DM DG FD SOI MOSFET is carried out with Pearson-IV type doping distribution as it is essential to establish proper profiles to get the optimum performance of the device. These parameters are categorically derived keeping view of potential at the center (${\phi}_c$) of the double gate SOI MOSFET as it is more sensitive than the potential at the surface (${\phi}_s$). The proposed structure is such that the work function of the gate material (both sides) near the source is higher than the one near the drain. This work demonstrates the benefits of high performance proposed structure over their single material gate counterparts. The results predicted by the model are compared with those obtained by 2D device simulator ATLAS to verify the accuracy of the proposed model.

• 한국전기전자재료학회논문지
• /
• 제26권8호
• /
• pp.582-586
• /
• 2013

In this paper, a simple macro model of n-channel MOSFET with dual workfunction gate (DWFG) structure is proposed. The DWFG MOSFET has higher transconductance and lower drain conductance than conventional MOSFET. Thus analog circuit design using the DWFG MOSFET can improve circuit characteristics. Currently, device models of the DWFG MOSFET are insufficient, so simple series connected two MOSFET model is proposed. In addition, a two stage operational amplifier using the proposed DWFG MOSFET macro model is designed to verify the model.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.75-76
• /
• 2007

Poly-Si Schottky barrier Thin Film Transistor (SB-TFT) is manufactured with erbium silicided source/drain. High quality poly-Si film was obtained by crystallizing the amorphous Si film with Excimer laser annealing (ELA) method. The fabricated poly-Si SB-TFT devices showed low leakage current and large on/off current ratio. Moreover, the electrical characteristics were considerably improved by 3% $H_2/N_2$ gas annealing, which is attributed to the reduction of trap states at the grain boundaries and interface trap states at gate oxide/poly-si channel.

• International Journal of Naval Architecture and Ocean Engineering
• /
• 제11권1호
• /
• pp.52-58
• /
• 2019

Marine emissions of Volatile Organic Compounds (VOCs) have received much attention because the International Maritime Organization (IMO) requires the installation of vapour emission control systems for the loading of crude oils or petroleum products onto ships. It was recently recognised that significant corrosion occurs inside these vapour emission control systems, which can cause severe clogging issues. In this study, we analysed the chemical composition of drain water sampled from currently operating systems to investigate the primary causes of corrosion in vapour recovery systems. Immersion and electrochemical tests were conducted under simulated conditions with various real drain water samples, and the impact of corrosion on the marine vapour recovery system was carefully investigated. Moreover, corrosion tests on alternative materials were conducted to begin identifying appropriate substitutes. Thermodynamic calculations showed the effects of environmental factors on the production of condensed sulphuric acid from VOC gas. A model of sulphuric acid formation and accumulation by the characteristics of VOC from crude oil and flue gas is suggested.

• 대한전자공학회논문지SD
• /
• 제38권8호
• /
• pp.54-61
• /
• 2001

High-bandwidth DRAM을 위해 1Gb/s의 데이터 전송률까지 동작하고 그 출력 전압 스윙이 온도와 전원 전압(VDD) 변동에 무관한 CMOS open-drain 출력 구조 회로를 설계하였다. 출력 구동 회로는 여섯 개의 binary-weighted NMOS 트랜지스터로 구성되는데, 이 여섯 개 중에서 ON시킬 current control register의 내용은 추가 호로 없이 DRAM 칩에 존재하는 auto refresh 신호를 이용하여 새롭게 수정하였다. Auto refresh 시간 구간동안 current control register를 수정하는데, 이 시간 구간동안 부궤환 (negative feedback) 동작에 의해 low level 출력 전압($V_OL$)이 저전압 밴드갭 기준전압 발생기(bandgap reference voltage generator)에 의해서 만들어진 기준전압($V_{OL.ref}$)과도 같도록 유지된다. 테스트 칩은 1Gb/s의 데이터 전송률까지 성공적으로 동작하였다. 온도 $20^{\circ}C$~$90^{\circ}C$, 전원 전압 2.25V~2.75V영역에서 최악의 경우 제안된 출력 구동 회로의 $V_{OL.ref}$와 $V_OL$의 변동은 각각 2.5%와 725%로 측정된 반면, 기존의 출력 구동 회로의 $V_OL$의 변동은 같은 온도의 전원 접압의 영역에 대해 24%로 측정되었다.

• 폴리머
• /
• 제33권5호
• /
• pp.397-406
• /
• 2009

유기 박막 트랜지스터 (OTFTs)의 소스-드레인 전극을 스크린 인쇄를 통해 제작하였고, 전극용 페이스트로써 전도성 카본블랙 페이스트를 사용하였다. 전도성 카본블랙 페이스트를 제조하기 위해 서로 다른 분자량 및 고분자 사슬 구조를 갖는 2종류의 분산제(DB-2150, DB-9077)를 사용하여 분산제 함량(SOF; solid on powder, 10-40%)에 따른 카본블랙 밀베이스의 분산 특성을 검토한 결과, 분산제 함량이 증가함에 따라 분산 특성이 더 우수해 짐을 알 수 있었다. 전도성 카본블랙 페이스트를 제조하여 레올로지 측정을 통해 카본블랙의 분산상태 및 응집구조에 대해 검토한 결과, 분산제로 DB-2150을 사용한 페이스트들은 분산제 함량이 증가함에 따라 페이스트의 분산 특성이 향상되어 저장 탄성률(G')이 감소하였지만, DB-9077을 사용한 페이스트들은 카본블랙 사이의 상호작용에 의해 망목구조가 존재하였고, 분산제 함량이 증가함에 따라 카본블랙과 분산제간 또는 분산제간의 상호작용에 의해 페이스트의 저장 탄성률(G')은 더욱 증가하였다. 이러한 응집구조는 페이스트의 내부 저항력 (tacky)을 발생시켜 DB-9077을 사용한 페이스트들은 분산제 함량이 증가함에 따라 스크린 인쇄 적성이 좋지 못하였다. 하지만, 스크린 인쇄된 OTFTs용 소스-드레인 전극의 전기적 특성은 카본블랙 사이에 형성된 망목구조에 의해 카본블랙의 도전 경로(conduction Path)가 형성됨에 따라 DB-2150을 사용한 페이스트들의 OTFTs에 비해 더 우수하였다. 그러나, 2종류의 분산제를 사용한 페이스트 모두, 분산제의 함량이 증가함에 따라 카본블랙 표면을 감싸는 분산제 함량 또한 증가하게 되어 이로 인해 카본블랙간의 도전 경로 형성은 어렵게 되고 전극의 특성은 점점 열화되었다.

• 한국지반신소재학회논문집
• /
• 제7권4호
• /
• pp.37-45
• /
• 2008

친환경배수재에 대한 현장 적용성을 평가하기 위해 연직배수재와 수평배수재 설치 조합으로 현장시험시공을 수행하였다. 본 시험시공에서는 기존의 천연섬유배수재(FDB)와 새로 개발한 볏짚배수재(SDB) 그리고 플라스틱배수재(PDB)를 연직배수재로 설치하였으며, 화이버매트와 샌드매트를 수평배수재로 사용하였다. 볏짚배수재(SDB) 설치지역을 제외하고는 플라스틱배수재(PDB)와 천연섬유배수재(FDB) 설치 지역에서 측정한 지표침하발생속도와 과잉간극수압 발생/소산 양상은 거의 유사한 것으로 나타났으며, 1차 압밀방치기간동안 측정된 상부 연약층의 콘관입저항력도 설치된 연직배수재 종류와 상관없이 일정하게 증가한 것으로 나타나 천연섬유배수재가 기존의 플라스틱이나 모래재료를 대체할 수 있을 것으로 판단된다.

• 센서학회지
• /
• 제18권1호
• /
• pp.77-85
• /
• 2009

We propose a new image pixel architecture which has OFD(Over Flow Device) node by improving conventional 3TR pixel structure. Newly designed pixel consists of photo diode which is verified with HSPICE simulation, PMOS reset transistor, several NMOS and several PMOS transistors. Photodiode signals from each PMOS and NMOS are detected by Reset PMOS. These output signals give enough chances to detect wide operation coverage because OFD node has overflow photocurrent. According to various light intensity, we analyzed characteristic of the output voltage with a SPICE tool. Proposed pixel output has specific value which can detect possible from $0.1{\mu}W/cm^2$ to $10W/cm^2$ light intensity. It has wide-dynamic range of 160 dB.