• 한국통신학회논문지
• /
• 제34권4B호
• /
• pp.349-359
• /
• 2009

본 논문에서는 3차원 효과의 최대화를 위한 스테레오 비디오 전송 방법을 제안한다. 기존의 다중스트림 동기화 기술은 단일 비디오와 오디오간의 지연을 최소화 하는 것으로, 둘 이상의 비디오가 동시에 필요한 3차원 비디오스트림 동기화에는 적합하지 않다. 본 논문에서는 인간에게 자연스럽고, 입체적으로 느껴지는 3차원 영상을 만들어 낼 수 있는 시간 차이의 허용 범위를 고려하여 다중 영상을 합성하는 기준을 제시하였고, 이를 위한 비디오 스트림 간의 동기화 방법을 제안하였다. 본 연구에서는 주관적 화질 평가를 통하여 스테레오 비디오를 3차원으로 느낄 수 있는 시간 차이의 허용범위를 측정하였다. 스테레오 비디오의 동기화를 위해, 전송된 각 비디오 스트림들의 취득 시간을 구하고, 시간 차이 허용 범위 안에 포함된 비디오 스트립을 이용하여 3차원 영상으로 합성한 뒤, 디스플레이 장치를 통해 재생한다. 제안한 기술의 성능을 평가하기 위해 실시간 다중 비디오 통신 시스템을 구현하였고, 주관적 화질 평가를 통해 제안한 동기화 제어 기술의 성능을 평가하였다. MOS (Mean Opinion Score) 측정 결과, 제안하는 기술을 통하여 3차원 디스플레이 장치에 재생한 영상은 DMOS (Differential Mean Opinion Score) 실험 스케일 중 매우 좋음과 좋음 범위에 속하는 것을 확인하였다.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.267-274
• /
• 2013

본 논문은 Pulse Frequency Modulation(PFM)/Pulse Width Modulation(PWM) 듀얼 모드 피드백 기반 LED 백라이트 유닛 구동용 LLC 공진 변환 제어 IC 설계에 대한 내용을 제시한다. 공진형 변환기에서 하나의 변압기를 사용하면서, 두 가지 출력 전압을 생성할 수 있는 구조를 제안하였으며, Master 출력은 PFM 방식으로 Slave 출력은 PWM 방식으로 제어하도록 설계 하였다. 2차 측 Master 출력을 제어하기 위해서 파워 스위치 제어 신호의 주파수를 조절하는 PFM 피드백과 2차 측 Slave 출력을 제어하기 위해서 파워 스위치 제어 신호의 펄스 폭을 조절하는 PWM 피드백 회로를 설계하였다. 설계된 IC는 $0.35{\mu}m$ 2 Poly 3 Metal BCD(Bipolar-CMOS-DMOS) 공정을 이용하여 레이아웃 되었으며, 면적은 $2.3mm{\times}2.2mm$ 이다. 또한, 설계한 칩은 5 V 공급 전압으로부터 26 mA의 전류를 소모하였다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.1-6
• /
• 2008

고전압 MOSFET에서 스냅백 이후의 유지 전압은 구동전압에 비해 매우 작아서 고전압 MOSFET이 파워 클램프로 바로 사용될 경우 래치업 문제를 일으킬 수 있다. 본 연구에서는 Drain-Extended PMOS를 이용하여 래치업 문제가 일어나지 않는 구조를 제안하였다. 제안된 구조에서는 래치업의 위험을 피하기 위해 소자가 스냅백이 일어나지 않는 영역으로 동작 영역을 제한하였다. $0.35\;{\mu}m$ 60V BCD(Bipolar-CMOS-DMOS) 공정을 사용하여 제작된 칩을 측정한 결과를 통해 제안된 기존의 gate-driven 구조의 LDMOS(Lateral Double-Diffused MOS)를 사용한 ESD 파워 클램프에 비해 500% 성능향상(강인성)이 있게 된 것을 알 수 있다.

• 한국멀티미디어학회논문지
• /
• 제5권4호
• /
• pp.405-414
• /
• 2002

본 논문에서는 이동전화망 환경 하에서의 음성의 통화품질 평가를 위해 마스킹 문턱치를 이용하는 객관적 음질평가법을 제안하고 실험을 통하여 그 유효성을 확인하였다. 현재까지 잘 알려진 BSD(Bark Spectral Distortion), PSQM(Perceptual Speech Quality Measure)등의 성능을 먼저 분석하였다. 그 결과, MOS(Mean Opinion Score)와의 상관성이 이동통신 환경하에서 문헌상에 보고된 결과보다 성능이 저하됨을 확인하였다. 이동통신 환경하에서 보다 효율적인 객관적 음질평가척도 개발을 위하여 제안된 방법에서는 인간의 심리음향학적 마스킹 현상을 이용하였고, 성능 평가시 비교대상인 주관적 음질척도로는 DMOS(Degradation MOS)를 사용하였다. 디지털 이동통신망에서 수집된 음성 데이터에 대한 성능평가실험을 수행한 결과, BSD와PSQM 같은 기존의 척도들에 비하여 평균 4%의 상관성능이 향상됨을 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제28권6호
• /
• pp.371-374
• /
• 2015

This paper suggests a high performance lateral super barrier rectifier (Lateral SBR) device which has the advantages of both Schottky diode and pn junction, that is, low forward voltage and low leakage current, respectively. Advantage of the proposed lateral SBR is that it can be easily implemented and integrated in current BCD platform. As a result of simulation using TCAD, BVdss = 48 V, $V_F=0.38V$ @ $I_F=35mA$, T_j = $150^{\circ}C$ were obtained with very low leakage current characteristic of 3.25 uA.

• 한국전기전자재료학회논문지
• /
• 제27권11호
• /
• pp.686-689
• /
• 2014

Electrostatic discharge has been considered as a major reliability problem in the semiconductor industry. ESD reliability is an important issue for these products. Therefore, each I/O (Input/Output) PAD must be designed with a protection circuitry that creates a low impedance discharge path for ESD current. This paper presents a novel Lateral Insulated Gate Bipolar (LIGBT)-based ESD protection circuit with latch-up immunity and high robustness. The proposed circuit is fabricated by using 0.18 um BCD (bipolar-CMOS-DMOS) process. Also, TLP (transmission line pulse) I-V characteristic of proposed circuit is measured. In the result, the proposed ESD protection circuit has latch-up immunity and high robustness. These characteristics permit the proposed circuit to apply to power clamp circuit. Consequently, the proposed LIGBT-based ESD protection circuit with a latch-up immune characteristic can be applied to analog integrated circuits.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.339-344
• /
• 2014

This paper presents a novel bipolar junction transistor (BJT) based electrostatic discharge (ESD) protection device. This protection device was designed for 20V power clamps and fabricated by a process with Bipolar-CMOS-DMOS (BCD) $0.18{\mu}m$. The current-voltage characteristics of this protection device was verified by the transmission line pulse (TLP) system and the DC BV characteristic was verified by using a semiconductor parameter analyzer. From the experimental results, the proposed device has a trigger voltage of 29.1V, holding voltage of 22.4V and low on-resistance of approximately $1.6{\Omega}$. In addition, the test of ESD robustness showed that the ESD successfully passed through human body model (HBM) 8kV. In this paper, the operational mechanism of this protection device was investigated by structural analysis of the proposed device. In addition, the proposed device were obtained as stack structures and verified.

• 전기전자학회논문지
• /
• 제11권4호
• /
• pp.247-251
• /
• 2007

The recessed gate IGBT has a lower on-state voltage drop compared with the DMOS IGBT, because there is no JFET resistance. But because of the electric field concentration in the corner of the gate edge, the breakdown voltage decreases. This paper is about the new structure to effectively improve the Vce(sat) voltage without breakdown voltage drop in 1700V NPT type recessed gate IGBT with p floating shielding layer. For the fabrication of the recessed gate IGBT with p floating shielding layer, it is necessary to perform the only one implant step for the shielding layer. Analysis on the Breakdown voltage shows the improved values compared to the conventional recessed gate IGBT structures. The result shows the improvement on Breakdown voltage without worsening other characteristics of the device. The electrical characteristics were studied by MEDICI simulation results.

• 전기전자학회논문지
• /
• 제7권1호
• /
• pp.1-8
• /
• 2003

본 논문에서는 고내압 및 고속 스위칭 특성을 갖는 고성능 BCD(Bipolar- CMOS-DMOS) 소자 구조를 고안하였다. 공정 및 소자 시뮬레이션을 통하여, 최적화된 공정 규격과 소자 규격을 설계하였으며, 고안된 소자의 전기적 특성을 만족시키기 위하여 이중 매몰층 구조, 트랜치 격리 공정, n-/p- 드리프트 영역 형성기술 및 얕은 접합 깊이 형성기술 등을 채택하였다. 이 스마트 파워 IC는 20V급 Bipolar npn/pnp 소자, 60V급 LDMOS소자, 수 암페어급의 VDMOS, 20V급 CMOS소자 그리고 5V급 논리 CMOS를 내장하고 있다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 IWAIT
• /
• pp.250-253
• /
• 2009

This paper presents NR (No Reference) Quality assessment method for IPTV or mobile IPTV. Because No Reference quality assessment method does not access the original signal so it is suitable for the real-time streaming service. Our proposed method use decoding parameters, such as quantization parameter, motion vector, and packet loss as a major network parameter. To evaluate performance of the proposed algorithm, we carried out subjective test of video quality with the ITU-T P.910 ACR (Absolute Category Rating) method and obtained the mean opinion score (MOS) value for QVGA 180 video sequence coded by H.264/AVC encoder. Experimental results show the proposed quality metric has a high correlation (84%) to subjective quality.