• 제목/요약/키워드: DC breakdown

검색결과 188건 처리시간 0.027초

Electrical and Dielectric Properties, and Accelerated Aging Characteristics of Lanthania Doped Zinc Oxide Varistors

  • Nahm, Choon-Woo
    • Transactions on Electrical and Electronic Materials
    • /
    • 제7권4호
    • /
    • pp.189-195
    • /
    • 2006
  • The microstructure, electrical and dielectric properties, and stability against DC accelerated aging stress of the varistors, which are composed of quaternary system $ZnO-Pr_6O_{11}CoO-Cr_2O_3-based$ ceramics, were investigated for different $La_2O_3$ contents. The increase of $La_2O_3$ content led to more densified ceramics, whereas abruptly decreased the nonlinear properties by incorporating beyond 1.0mol%. The highest nonlinearity was obtained from 0.5mol% $La_2O_3$, with the nonlinear coefficient of 81.6 and the leakage current of $0.1{\mu}A$. The varistors doped with 0.5mol% $La_2O_3$ exhibited high stability, in which the variation rates of breakdown voltage, nonlinear coefficient, leakage current, dielectric constant, and dissipation factor were -1.1%, -3.7%, +100%, +1.4%, and +8.2%, respectively, for stressing state of $0.95V_{1mA}/150^{\circ}C/24h$.

간편한 마이크로파 발생 장치 제작

  • 권기청;김재현;김정희;이효석;전상진;허승회;최원호;장홍영;최덕인
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2000년도 제18회 학술발표회 논문개요집
    • /
    • pp.191-191
    • /
    • 2000
  • 마이크로파 절연파괴(breakdown) 및 ECR 플라즈마를 발생시키기 위해 2.45 GHz 마그네트론을 사용하여 간편한 마이크로파 발생장치를 제작하였다. 이 장치는 KAIST-토카막에서 고온 플라즈마를 발생시킬 때 재현성이 좋은 플라즈마를 얻기 위해서 전 이온화하는데 이용된다. 장치에 사용한 마그네트론은 LG 전자의 2M213이고 출력 500W, 주파수 2.45GHz이며, 가정용 전자오븐에 사용된다. 기존의 가정용 마그네트론은 음극(cathode)과 양극(anode)사이에 걸리는 고전압이 60Hz의 주기를 갖기 때문에 약 16ms 마다 8ms동안만 주기적으로 초고주파를 발생한다. 이 마그네트론을 사용하여 연속적으로 발생되는 마이크로파를 얻기 위해서 음극과 양극사이에 개량된 회로로 리플전압이 작은 DC 고전압(5kV, 1A)을 인가하였다. 본 연구에서는 주기적으로 생성.소멸하는 ECR 프라즈마와 연속적인 ECR 플라즈마를 발생시켜 랑뮈어탐침과 광증배관(PMT)을 이용한 H$\alpha$ 방출(emission)을 측정하여 마이크로파 발생장치의 특성을 조사하였다.

  • PDF

부유게이트에 지역전계강화 효과를 이용한 아날로그 어레이 설계 (Design of an Analog Array using Enhancement of Electric Field on Floating Gate MOSFETs)

  • 채용웅
    • 한국전자통신학회논문지
    • /
    • 제8권8호
    • /
    • pp.1227-1234
    • /
    • 2013
  • 1.2 더블 폴리 부유게이트 트랜지스터로 구성된 아날로그 메모리가 CMOS 표준공정에서 제작되었다. 효율적인 프로그래밍을 위해 일반적인 아날로그 메모리에서 사용되었던 불필요한 초기 소거 동작을 제거하였으며 프로그래밍과 읽기의 경로를 동일하게 가져감으로서 읽기 동작 시에 발생하는 증폭기의 DC 오프셋 문제를 근본적으로 제거하였다. 어레이의 구성에서 특정 셀을 주변의 다른 셀들로부터 격리시키는 패스 트랜지스터 대신에 Vmid라는 별도의 전압을 사용하였다. 실험 결과 아날로그 메모리가 디지털 메모리의 6비트에 해당하는 정밀도를 보였으며 프로그래밍 시에 선택되지 않은 주변의 셀들에 간섭 효과가 없는 것으로 확인되었다. 마지막으로, 아날로그 어레이를 구성하는 셀은 특이한 모양의 인젝터 구조를 가지고 있으며, 이것은 아날로그 메모리가 특별한 공정 없이도 트랜지스터의 breakdown 전압 아래에서 프로그래밍 되도록 하였다.

Varistor Properties and Aging Behavior of ZnO-V2O5-MnO2-Co3O4-La2O3 Ceramics Modified with Various Additives (Cr, Nb, Dy, Bi)

  • Nahm, Choon-Woo;Lee, Sun-Kwon;Heo, Jae-Seok;Lee, Don-Gyu;Park, Jong-Hyuk;Cho, Han-Goo
    • Transactions on Electrical and Electronic Materials
    • /
    • 제14권4호
    • /
    • pp.193-198
    • /
    • 2013
  • The effects of additives (Cr, Nb, Dy, and Bi) on microstructure, electrical properties, dielectric characteristics, and aging behavior of $ZnO-V_2O_5-MnO_2-Co_3O_4-La_2O_3$ (ZVMCL) ceramics were systematically investigated. The phase formed in common for all ZVMCL ceramics modified with various additives consisted of ZnO grain as a main phase, and $Zn_3(VO_4)_2$ and $ZnV_2O_4$ as the secondary phases. The sintered density and average grain size were in the range of $5.4-5.54g/cm^3$ and $3.7-5.1{\mu}m$, respectively. The ZVMCL ceramics modified with Cr exhibited the highest breakdown field (6,386 V/cm) and the ZVMCL ceramics modified with Nb exhibited the lowest breakdown field (3,517 V/cm). All additives enhanced the nonlinear coefficient (${\alpha}$), by a small or large margin, in particular, additives such as Bi and Nb noticeably increased the nonlinear coefficient, with ${\alpha}=25.5$ and ${\alpha}=23$, respectively. However, on the whole, all additives did not improve the stability against a DC stress, compared with ZVMCL ceramics.

온도 및 절연체에 따른 케이블의 단선시간 특성 해석 (Fusing Time Characteristics Analysis of Cable according to Temperature and Insulator)

  • 김주희;강신동;김재호
    • 한국안전학회지
    • /
    • 제33권5호
    • /
    • pp.15-20
    • /
    • 2018
  • This paper describes the fusing time characteristics of Light PVC Sheathed Circular Cord(VCTF) and Tray Frame Retardant(TFR) cables according to increased temperature under over current condition. The experimental equation will be used to determine the validity and reliability of the test results. The over current flowed 3, 5 and 10 times higher than the amount of allowable current using DC power supply with DAQ(Data Acquisition) measurement system. An infrared radiation heater, which was controlled by a variable AC auto transformer, was used to increase the temperature from room temperature to 50, 100 and 150 degrees Celsius. First, two type of cables were analyzed those with different cross-sectional areas with in the same structure and those with different structures with in the same cross-sectional areas. Then, it was determined how fusing time had been influenced according to the cross-sectional areas and different structures, respectively. The cable resistance was increased by joule heating according to increasing temperature. Therefore, the allowable current of cable is decreased. Finally, the fusing time of the cable was decreased due to increased temperatures at current flow, which were 3 times the amount of allowable current. The instantaneous breakdown was observed when current flow was 5 and 10 times over the amount of allowable current. The fusing time is directly affected by the structure of cable insulation.

패키지된 실리콘-게르마늄 이종접합 바이폴라 트랜지스터의 콜렉터 형성 조건에 따른 전기적 특성 (Electrical Characteristics of the Packaged SiGe Hetero-Junction Bipolar Transistors Fabricated with Various Conditions of the Collector Formation)

  • 이승윤;이상흥;김홍승;박찬우;김상훈;이자열;심규환;강진영
    • 한국재료학회지
    • /
    • 제12권6호
    • /
    • pp.470-475
    • /
    • 2002
  • The effects of the conditions of the collector formation on electrical characteristics of the packaged SiGe hetero-junction bipolar transistors (HBT) were investigated. While the DC characteristics of SiGe HBTs such as IV characteristic, forward current gain, Early voltage, and breakdown voltage were hardly changed after packaging, the AC characteristics such as $f_{\tau}\; and\; f_{max}$ were degraded severely. With the rise of the collector concentration, the break-down voltage decreased but the $f_{\tau}$ increased. Additionally, $\beta$ and $f_{\tau}$ values were kept high in the range of elevated collector current due to the increase of the critical current density for the onset of the Kirk effect. The devices As implanted before the collector deposition showed lower breakdown voltage and higher $f_{\tau}$ than the others, which seems to be originated from the As up-diffusion resulting in the thinner collector.

THE EFFECTS OF SEALING ON THE PLASMA-SPRAYED OXIDE-BASED COATINGS

  • Kim, Hyung-Jun;Sidoine Odoul;Kweon, Young-Gak
    • 대한용접접합학회:학술대회논문집
    • /
    • 대한용접접합학회 2002년도 Proceedings of the International Welding/Joining Conference-Korea
    • /
    • pp.53-58
    • /
    • 2002
  • Electrical insulation and mechanical properties of the plasma sprayed oxide ceramic coatings were studied before and after the sealing treatment of the ceramic coatings. Plasma sprayed A1$_2$O$_3$-TiO$_2$ coating as the reference coating was sealed using three commercial sealants based on polymer. Penetration depth of the sealants to the ceramic coating was evaluated directly from the optical microscope using a fluorescent dye. It is estimated that the penetration depth of the sealants to the ceramic coating is from 0.2 to 0.5 mm depending on the sealants used. The preliminary test results with a DC puncture tester imply that the dielectric breakdown voltage mechanism of plasma sprayed ceramic coatings has been determined to be a corona mechanism. Dielectric breakdown voltage of the as-sprayed and as-ground samples have shown a linear trend with regard to the thickness showing an average dielectric strength of 20 kV/mm for the thickness scale studied. It is also shown that grinding the coating before sealing and adding fluorescent dye do not agent the penetration depth of sealants. All of the microhardness, two-body abrasive wear resistance, bond strength, and surface roughness of the ceramic coating after the sealing treatment are improved. The extent of improvement is different from the sealants used. However, three-point bending stress of the ceramic coating after the sealing treatment is decreased. This is attributed to the reduced micro-crack toughening effect since the cracks propagate easily through the lamellar of the coating without crack deflection and/or branching after the sealing treatment.

  • PDF

밀리미터파 GaAs 건 다이오드의 설계 및 제작 (Design and fabrication of millimeter-wave GaAs Gunn diodes)

  • 김미라;이성대;채연식;이진구
    • 대한전자공학회논문지SD
    • /
    • 제44권8호
    • /
    • pp.45-51
    • /
    • 2007
  • [ $1.6{\mu}m$ ]의 활성층을 가지는 planar형태의 94 GHz graded-gap injector GaAs 건 다이오드를 설계, 제작하였다. 이 다이오드는 반 절연 기판에 성장된 에피 구조를 바탕으로 메사 식각, 오믹 금속 접촉형성 및 overlay metalization의 주요 공정을 통하여 두가지 형태의 planar 구조로 제작되었다. 제작된 건 다이오드의 부성저항 특성을 anode와 cathode 금속전극들의 배치를 달리 한 두 소자 구조에서 고찰하였고 graded-gap injector의 역할을 순방향과 역방향에서의 직류거동으로부터 살펴보았다. 결과적으로, 금속전극의 배치에 있어서, cathode와 anode 전극사이의 거리가 감소된 소자 구조에서 증가된 peak 전류와 breakdown 전압, 그리고 감소된 문턱전압을 얻었다.

부분 채널도핑된 GaAs계 이중이종접합 전력FET의 선형성 증가 (Linearity Enhancement of Partially Doped Channel GaAs-based Double Heterostructure Power FETs)

  • 김우석;김상섭;정윤하
    • 대한전자공학회논문지SD
    • /
    • 제39권1호
    • /
    • pp.83-88
    • /
    • 2002
  • HFET 소자의 선형성과 게이트-트레인 항복특성을 향상시키기 위해 부분채널 도핑된 Al/sub 0.25/Ga/sub 0.75/As/In/sub 0.25/Ga/sub 0.75/As/Al/sub 0.25/Ga/sub 0.75/As 이종접합 구조를 갖는 FET를 제안하였다. 제안된 HFET는 게이트 전극 아래로 도핑되지 않은 AlGaAs 진성공급층을 두어 -2OV 의 높은 항복전압을 얻었다. 또한 소자의 InGaAs 채널에 부분 도핑을 실시하여, 균일 채널 도핑을 실시한 경우보다 향상된 선형성을 유도하였고, 2차원 전산모사 견과와 제작 및 측정결과를 통해 선형성의 향상을 확인하였다. 본 실험에서 제안된 HFET소자는 DC측정 결과와 고주파측정 결과 모두에서 기존의 FET소자들에 비해 향상된 선형성을 나타내었다.

부유게이트를 이용한 아날로그 어레이 설계 (Design of an Analog Array Using Floating Gate MOSFETs)

  • 채용웅;박재희
    • 전자공학회논문지C
    • /
    • 제35C권10호
    • /
    • pp.30-37
    • /
    • 1998
  • 1.2㎛ 더블 폴리 부유게이트 트랜지스터로 구성된 아날로그 메모리가 CMOS 표준공정에서 제작되었다. 효율적인 프로그래밍을 위해 일반적인 아날로그 메모리에서 사용되었던 불필요한 초기 소거 동작을 제거하였으며 프로그래밍과 읽기의 경로를 동일하게 가져감으로서 읽기 동작 시에 발생하는 증폭기의 DC offset 문제를 근본적으로 제거하였다. 어레이의 구성에서 특정 셀을 주변의 다른 셀들로부터 격리시키는 패스 트랜지스터 대신에 Vmid라는 별도의 전압을 사용하였다. 실험 결과 아날로그 메모리가 디지털 메모리의 6비트에 해당하는 정밀도를 보였으며 프로그래밍 시에 선택되지 않은 주변의 셀들에 간섭 효과가 없는 것으로 확인되었다. 마지막으로, 아날로그 어레이를 구성하는 셀은 특이한 모양의 인젝터 구조를 가지고 있으며, 이것은 아날로그 메모리가 특별한 공정 없이도 트랜지스터의 breakdown 전압 아래에서 프로그래밍 되도록 하였다.

  • PDF