• 한국융합학회논문지
• /
• 제9권8호
• /
• pp.33-39
• /
• 2018

사물인터넷 시대에는 사물들이 유무선 네트워크로 서로 연결되어 필요할 때마다 정보를 주고 받는다. 채널과 네트워크 환경은 시간에 따라 변하고 잡음과 간섭 신호가 채널에 혼재하므로 자신이 수신해야 하는 신호가 언제 채널에 존재하는지 판단하는 케리어 센싱 기능이 매우 중요하다. 무선 통신 시스템의 케리어 센싱 회로는 수신기의 수신감도를 결정짓고, 수신감도는 시스템의 서비스 커버리지와 서비스 품질과 밀접한 연관이 있다. 수신감도가 낮을수록 서비스 커버리지가 증가하지만 노이즈에 민감해지고, 수신감도가 높을수록 서비스 커버리지는 감소하는 반면에 노이즈에 둔감해 진다. 그러므로 수신감도와 노이즈 민감도 관점에서 최적의 케리어 센싱 설계와 최적화가 매우 중요하다. 본 논문에서는 장거리 사물인터넷을 위해 수신감도의 최적화 관점에서 효과적인 케리어 센싱 기법을 제안한다.

• 대한기계학회논문집B
• /
• 제36권10호
• /
• pp.965-970
• /
• 2012

본 연구에서는 한국원자력연구원 중성자 영상장치와 중성자 영상법을 이용하여 운전 조건에 따른 DMFC 공기극 내부의 물 및 탄소 분포 변화를 가시화하였다. 운전 중에 연료극에서 발생하는 탄산 가스 때문에 정량적인 물량 계측은 힘들지만, 개회로 결과와 비교했을 때, 상대적으로 탄산가스와 물 분포변화를 가시화할 수 있었다. 이는 중성자 영상법은 직접 메탄올 연료전지의 공기극 채널 형상 최적화 및 적절한 물 관리에 유용한 정보를 제공할 수 있으며, 이를 바탕으로 성능 향상에 크게 기여할 것으로 예상된다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권12호
• /
• pp.1539-1547
• /
• 1999

캐리-세이브 가산기 (CSA)는 회로 설계 과정에서 빠른 연산 수행을 위해 가장 널리 이용되는 연산기 중의 하나이다. 그러나, 현재까지 산업체에서 CSA를 이용한 설계는 설계자의 경험에 따른 수작업에 의존하고 있고 그 결과 최적의 회로를 만들기 위해 매우 많은 시간과 노력이 소비되고 있다. 이에 따라 최근 CSA를 기초로 하는 회로 합성 자동화 기법에 대한 연구의 필요성이 대두되고 있는 상황에서, 본 논문은 연산 속도를 최적화하는 효율적인 CSA 할당 알고리즘을 제안한다. 우리는 CSA 할당 문제를 2단계로 접근한다: (1) 연산식의 멀티 비트 입력들만을 고려하여 최소 수행 속도 (optimal-delay)의 CSA 트리를 할당한다; (2) (1)에서 구한 CSA 트리의 수행 속도 증가가 최소화 (minimal increase of delay) 되는 방향으로 CSA들의 캐리 입력 포트들에 나머지 싱글 비트 입력들을 배정한다. 실제 실험에서 우리의 제안된 알고리즘을 적용하여 연산식들의 회로 속도를 회로 면적의 증가 없이 상당한 수준까지 줄일 수 있었다.Abstract Carry-save-adder (CSA) is one of the most widely used implementations for fast arithmetics in industry. However, optimizing arithmetic circuits using CSAs is mostly carried out by the designer manually based on his/her design experience, which is a very time-consuming and error-prone task. To overcome this limitation, in this paper we propose an effective synthesis algorithm for solving the problem of finding an allocation of CSAs with a minimal timing for an arithmetic expression. Specifically, we propose a two step approach: (1) allocating a delay-optimal CSA tree for the multi-bit inputs of the arithmetic expression and (2) determining the assignment of the single-bit inputs to carry inputs of the CSAs which leads to a minimal increase of delay of the CSA tree obtained in step (1). For a number of arithmetic expressions, we found that our approach is very effective, reducing the timing of the circuits significantly without increasing the circuit area.

• Transactions on Electrical and Electronic Materials
• /
• 제17권5호
• /
• pp.261-269
• /
• 2016

A high-performance transmit/receive (T/R) switch is essential for every radio-frequency (RF) device. This paper proposes a T/R switch that is designed in the CEDEC 0.13 μm complementary metal-oxide-semiconductor (CMOS) technology for 2.4 GHz ISM-band RF applications. The switch exhibits a 1 dB insertion loss, a 28.6 dB isolation, and a 35.8 dBm power-handling capacity in the transmit mode; meanwhile, for the 1.8 V/0 V control voltages, a 1.1 dB insertion loss and a 19.4 dB isolation were exhibited with an extremely-low power dissipation of 377.14 μW in the receive mode. Besides, the variations of the insertion loss and the isolation of the switch for a temperature change from - 25℃ to 125℃ are 0.019 dB and 0.095 dB, respectively. To obtain a lucrative performance, an active inductor-based resonant circuit, body floating, a transistor W/L optimization, and an isolated CMOS structure were adopted for the switch design. Further, due to the avoidance of bulky inductors and capacitors, a very small chip size of 0.0207 mm² that is the lowest-ever reported chip area for this frequency band was achieved.

• 한국정보통신학회논문지
• /
• 제16권11호
• /
• pp.2525-2531
• /
• 2012

반도체에 사용되는 금속 배선으로써 Al-Cu 합금은 낮은 저항과 제조 공정의 용이성으로 인해 CMOS제조 공정에 있어 수년간 사용되어 왔다. 그러나 금속은 근본적으로 부식에 취약하기 때문에 금속 배선 제조 공정에 있어 부식은 오랜 숙제로 남아 있다. 부식은 칩의 신뢰성 문제를 유발하기 때문에 이를 제어할 보다 효과적인 방법이 요구 되고 있다. 부식을 유발하는 다양한 항목 중에 금속 배선 식각 후 PR 스트립과 후속 세정 조건은 조절 가능한 파라미터이며, 또한 부식을 방지할 수 있는 마진을 향상할 수 있는 요소이다. 본 연구는 부식을 방지하기 위해 PR 스트립 공정 조건 및 후속 세정 조건을 최적화함으로써 금속 배선 식각 후 염소 잔유물과 플라즈마 charge up을 제거해야 함을 제안 하였다.

• 응용통계연구
• /
• 제7권1호
• /
• pp.83-102
• /
• 1994

컴퓨터 시뮬레이션 실험을 이용한 제반 연구의 효율성을 높이기 위한 통계적 실험 계획법으로서 최적 실험법과 라틴 하이퍼큐브 계획법에 대하여 연구하여 최적 라틴 하이퍼큐브 계획법을 제시하였다. 또한 전산 실험 자료의 분석을 위하여, 공간적 예측모형을 택하여 자료로부터의 모수추정과 이 모형에 적합한 예측방법 및 최적 실험 계획법 등이 고려되었다. 최적 라틴 하이퍼큐브 실험계획법을 구성하기 위한 2단계 (2점 교환법 및 뉴톤방법) 알고리즘과 그것에 의한 결과를 제시하였고, 나아가 축차적(최적) 라틴 하이퍼큐브 계획법의 구축을 위한 한 방법을 제시하였다. 이와같은 접근법은 주요인 그림과 축차적인 계획 및 분석을 이용하여 집적회로 계획의 최적화 문제로 응용되어 결국 품질향상에 도움이 되도록 하는 실예를 통하여 그 실제적 적용성이 예증되었다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.131-139
• /
• 2013

기존 전기적 상호 연결을 사용한 네트워크-온-칩(Network-on-Chip, NoC)의 전력 및 성능 한계를 보완하고자 광학적 상호연결을 이용하는 하이브리드 광학 네트워크-온-칩(HONoC)이 등장하였다. 하지만 HONoC에서는 광학적 소자 특성으로 인해 서킷 스위칭을 사용함으로써 경로 충돌이 빈번하게 발생하며 이로 인해 지연 시간 불균형의 문제가 심화되어 전체적인 시스템 성능에 악영향을 미치게 된다. 본 논문에서는 경로 충돌을 최소화 시켜 지연 시간을 최적화 할 수 있는 새로운 태스크 매핑 알고리즘을 제안하였다. HONoC 환경에서 태스크를 각 Processing Element (PE)에 할당하고 경로 충돌을 최소화하며, 부득이한 경로 충돌의 경우 워스트 케이스 (worst case) 지연 시간을 최소화 할 수 있도록 하였다. 모의실험 결과를 통해 무작위 매핑 방식, 대역폭 제한 매핑 방식과 비교하여, 제안된 알고리즘이 $4{\times}4$ 메시 토폴로지에서는 평균 43%, $8{\times}8$ 메시 토폴로지에서는 평균 61%의 지연 시간 단축 효과가 있음을 확인할 수 있었다.

• 청정기술
• /
• 제17권2호
• /
• pp.103-109
• /
• 2011

전기도금의 seed layer를 형성하는 무전해 동도금 공정의 throwing power (TP)와 두께 편차를 개선하기 위한 공정 최적화 방법을 제시하였다. 실험계획법 (DOE)을 이용하여 가능한 모든 공정 인자들 가운데 TP와 두께 편차에 가장 큰 영향을 미치는 주요 인자를 파악해 보았다. 균일성을 가진 via filling을 위해서는 도금액 내의 Cu 이온의 농도를 높여주고 도금 온도를 낮추어 주는 것이 바람직한 것으로 판단되었으며 이는 표면 반응성의 측면에서 설명되었다. Kinetic Monte Carlo (MC) 모사가 이를 시각화하기 위해 도입되었으며 실험에서 관찰된 현상을 정성적으로 무리 없이 설명할 수 있었다. 실험계획법을 이용한 체계적인 실험과 이를 뒷받침하는 이론적인 모사가 결합된 본 연구의 접근법은 관련 공정에서 유용하게 활용될 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제41권6호
• /
• pp.81-90
• /
• 2004

집적회로 시스템이 고집적화 됨에 따라, 연결선은 회로 전체 성능을 결정하는 중요한 요소가 되었다. 버퍼 삽입은 연결선의 성능 향상의 효과적인 방법이다. 하나의 신호선이 허용 범위를 넘는 전달지연시간을 가질 때, 우리는 하나 또는 그 이상의 버퍼를 삽입하여 지연시간을 줄일 수 있다. 이제까지 많은 연구들에서 하나의 신호선에 대해 버퍼를 삽입하는 방법을 개발하였으나, 우리는 여러 신호선에 동시에 버퍼 위치를 찾아 버퍼를 삽입하는 방법을 연구하였다 이 방법은 여러 개의 신호선에 버퍼를 삽입하는 위치를 찾는 어려움을 효과적인 방법을 이용하여 그 위치를 결정한다. 또한 본 연구에서는 fan-out이 여럿인critical path에 대해서도 버퍼 삽입으로 지연시간을 최적화하는 기술을 개발하였다. 이 방법은 Elmore Delay 모델을 이용하여 지연시간을 계산하고 각 신호선에 지연시간을 최적화 할 수 있는 버퍼를 결정한다.

• 한국음향학회지
• /
• 제15권5호
• /
• pp.82-89
• /
• 1996

초음파 탐촉자의 응용분야를 크게 고해상도 분야와 고출력 분야로 나누어 각각의 경우에 대하여 가장 우수한 탐촉자 성능을 구현케 하는 정합층의 물성을 결정하고자 하였다. 나아가 동일한 탐촉자에 대해 이 두 가지 특성이 모두 우수한 것을 요구하는 경우가 일반적이므로 각각의 분야에 대해 동시에 최선일 수는 없으나 두 분야에 공히 만족스러운 특성을 나타낼 수 있도록 하는 정합층의 물성을 최적화 하고자 하였다. 통상적인 등가회로 해석법과는 달리 탐촉자 구성매질들간의 경계면에서의 투과, 반사계수들을 반복 계산하는 방법을 통해 시간영역에서의 파형을 직접 구하고 이를 Fourier Transform하여 주파수 특성을 관찰하여 전형적인 탐촉자의 구조에 대하여 해석한 결과, 각 응용분야별로 가장 우수한 성능을 나타내는 정합층의 조합을 찾아내었다. 본 연구에서 찾은 정합층의 조합은 고출력용, 광대역용으로 각각 특화된 것으로 J. H. Goll과 C. S. Desilets의 방법들과 같은 기존의 연구결과들에 비해서 최대 57%까지 탐촉자 성능의 개선효과를 보았다. 나아가 고해상도와 고출력이 동시에 요구되는 응용분야에 대한 탐촉자의 성능평가를 위하여 새로운 평가지수를 개발하였으며, 적용결과 기존의 정합층 설계법들에 의한 것 보다 양 특성 모두에 걸쳐 더 우수한 탐촉자 성능을 구현할 수 있었다. 본 연구에서 수행한 정합층 설계방법은 다양한 형태의 탐촉자 개발에 있어 유용한 정합층 및 후면층 설계기술로 적용될 수 있을 것이다.