• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.788-791
• /
• 2010

본 논문에서는 인쇄공정기술로써 ETRI $0.8{\mu}m$ CMOS 공정을 사용하여 수동형 인쇄 RFID 태그칩용 64bit ROM을 설계하였다. 먼저 태그 칩의 제작단가를 줄이기 위하여 기존 실리콘 기반의 복잡한 리소그래피 공정을 사용하지 않고 게이트 단자인 폴리 층을 프린팅 기법 중 하나인 임프린트 공정을 사용하여 구현하였다. 그리고 �弼壅� ROM 셀 회로는 기존 ROM 셀 회로의 NMOS 트랜지스터대신에 CMOS 트랜스미션 게이트를 사용함으로써 별도의 BL 프리차지 회로와 BL 감지 증폭기가 필요 없이 출력 버퍼만으로 데이터를 읽어낼 수 있도록 하였다. $0.8{\mu}m$ CMOS 공정을 이용하여 설계된 8 행 ${\times}$ 8 열의 어레이를 갖는 64b ROM의 동작전류는 $9.86{\mu}A$이며 레이아웃 면적은 $311.66{\times}490.59{\mu}m^2$이다.

• Nuclear Engineering and Technology
• /
• 제39권1호
• /
• pp.9-20
• /
• 2007

Design study on the Gas Turbine High Temperature Reactor 300-Cogeneration (GTHTR300C) aiming at producing both electricity by a gas turbine and hydrogen by a thermochemical water splitting method (IS process method) has been conducted. It is expected to be one of the most attractive systems to provide hydrogen for fuel cell vehicles after 2030. The GTHTR300C employs a block type Very High Temperature Reactor (VHTR) with thermal power of 600MW and outlet coolant temperature of $950^{\circ}C$. The intermediate heat exchanger (IHX) and the gas turbine are arranged in series in the primary circuit. The IHX transfers the heat of 170MW to the secondary system used for hydrogen production. The balance of the reactor thermal power is used for electricity generation. The GTHTR300C is designed based on the existing technologies of the High Temperature Engineering Test Reactor (HTTR) and helium turbine power conversion and on the technologies whose development have been well under way for IS hydrogen production process so as to minimize cost and risk of deployment. This paper describes the original design features focusing on the plant layout and plant cycle of the GTHTR300C together with present development status of the GTHTR300, IHX, etc. Also, the advantage of the GTHTR300C is presented.

• 농업과학연구
• /
• 제51권1호
• /
• pp.63-77
• /
• 2024

Yield monitoring systems have become integral to precision agriculture, providing insights into the spatial variability of crop yield and playing an important role in modern harvesting technology. This paper aims to review current research trends in yield monitoring systems, specifically designed for non-grain crops, including cabbages, radishes, potatoes, and tomatoes. A systematic literature survey was conducted to evaluate the performance of various monitoring methods for non-grain crop yields. This study also assesses both mass- and volume-based yield monitoring systems to provide precise evaluations of agricultural productivity. Integrating load cell technology enables precise mass flow rate measurements and cumulative weighing, offering an accurate representation of crop yields, and the incorporation of image-based analysis enhances the overall system accuracy by facilitating volumetric flow rate calculations and refined volume estimations. Mass flow methods, including weighing, force impact, and radiometric approaches, have demonstrated impressive results, with some measurement error levels below 5%. Volume flow methods, including paddle wheel and optical methodologies, yielded error levels below 3%. Signal processing and correction measures also play a crucial role in achieving accurate yield estimations. Moreover, the selection of sensing approach, sensor layout, and mounting significantly influence the performance of monitoring systems for specific crops.

• 대한기계학회논문집B
• /
• 제36권3호
• /
• pp.343-350
• /
• 2012

본 연구에서는 외부 개질기에 열원을 공급하기 위한 시스템 내에 가용한 열에너지의 활용 및 확보에 대한 해석을 위해서 외부 개질기를 연계한 평판형 SOFC 시스템의 해석 모델을 구축하고자 한다. 이러한 해석을 위한 모델 구축을 위해 Matlab simulink$^{(R)}$ 기반의 ThermoLib module을 사용하였으며, 구축된 해석 모델을 통하여 시스템의 성능 향상을 위한 구성 기법에 대해서 연구를 하였다. 시스템 구성 방법은 기존 시스템의 layout을 바꾸기 위해 공기극 출구가스 재순환 및 외부개질기와 촉매연소기를 통합한 개질반응시스템 적용, 개질기에 공급되는 혼합연료의 예열, 연료극 출구가스의 응축을 통한 연료 농도 향상 등을 고려하였다. 시뮬레이션의 해석 결과에서는 SOFC 시스템에 있어서 일반 연소기를 적용한 기준 시스템에 비하여 촉매 연소기를 사용한 시스템의 전기 효율이 12.13% 향상되었으며, 연료극 출구 가스를 응축시켜 버너로 연소시킨 시스템에서는 열효율이 76.12%로 가장 높았다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.24-32
• /
• 2002

본 논문에서는 포맷 변환기를 사용하여 여러 가지 영상처리 필터링을 구현하였다. 이러한 설계 기법은 집적회로를 이용한 대규모 화소처리배열을 근거로 하여 실현하였다. 집적구조의 두가지 형태는 연산병렬프로세서와 병렬 프로세스 DRAM(또는 SRAM) 셀로 분류할 수 있다. 1비트 논리의 설게 피치는 집적 구조에서의 고밀도 PE를 배열하기 위한 메모리 셀 피치와 동일하다. 이러한 포맷 변환기 설계는 효율적인 제어 경로 수행을 능력을 가지고 있으며 하드웨어를 복잡하게 할 필요 없이 고급 기술로 사용 될 수 있다. 배열 명령어의 순차는 프로세스가 시작되기 전에 호스트 컴퓨터에 의해 생성이 되며 명령은 유니트 제어기에 저장이 된다. 호스트 컴퓨터는 프로세싱이 시작된 후에 저장된 명령어위치에서 시작하여 화소-병렬 동작을 처리하게 된다. 실험 결과 1)단순한 평활화는 더 높은 공간의 주파수를 억제하면서 잡음을 감소시킬 뿐 아니라 에지를 흐리게 할 수 있으며, 2) 평활화와 분할 과정은 날카로운 에지를 보존하면서 잡음을 감소시키고, 3) 평활화와 분할과 같은 메디안 필터링기법은 영상 잡음을 줄이기 위해 적용될 수 있고 날카로운 에지는 유지하면서 스파이크 성분을 제거하고 화소 값에서 단조로운 변화를 유지 할 수 있었다.

• 한국정보통신학회논문지
• /
• 제12권7호
• /
• pp.1227-1234
• /
• 2008

본 논문에서는 자동차 전장용 Power IC, 디스플레이 구동 칩, CMOS 이미지 센서 등의 응용분야에서 필요로 하는 동기식 256-bit OTP(one-time programmable) 메모리를 설계하였다. 동기식 256-bit OTP 메모리의 셀은 고전압 차단 트랜지스터 없이 안티퓨즈인 NMOS 커패시터와 액세스 트랜지스터로 구성되어 있다. 기존의 3종류의 전원 전압을 사용하는 대신 로직 전원 전압인 VDD(=1.5V)와 외부 프로그램 전압인 VPPE(=5.5V)를 사용하므로 부가적인 차단 트랜지스터의 게이트 바이어스 전압 회로를 제거하였다. 그리고 프로그램시 전류 제한 없이 전압 구동을 하는 경우 안티퓨즈의 ON 저항 값과 공정 변동에 따라 프로그램 할 셀의 부하 전류가 증가한다. 그러므로 프로그램 전압은 VPP 전원 선에서의 저항성 전압 감소로 인해 상대적으로 증가하는 문제가 있다. 그래서 본 논문에서는 전압 구동 대신 전류 구동방식을 사용하여 OTP 셀을 프로그램 할 때 일정한 부하전류가 흐르게 한다. 그래서 웨이퍼 측정 결과 VPPE 전압은 5.9V에서 5.5V로 0.4V 정도 낮출 수 있도록 하였다. 또한 기존의 전류 감지 증폭기 대신 Clocked 인버터를 사용한 감지 증폭기를 사용하여 회로를 단순화시켰다. 동기식 256-bit OTP IP는 매그나칩 반도체 $0.13{\mu}m$ 공정을 이용하여 설계하였으며, 레이아웃 면적은 $298.4{\times}3.14{\mu}m2$이다.

• 한국정보전자통신기술학회논문지
• /
• 제11권6호
• /
• pp.742-750
• /
• 2018

본 논문에서는 $0.13{\mu}m$ BCD 공정 기반에서 5V MOS 소자만 사용하여 zero layer FTP 셀이 가능하도록 하기 위해 tunnel oxide 두께를 기존의 $82{\AA}$에서 5V MOS 소자의 gate oxide 두께인 $125{\AA}$을 그대로 사용하였고, 기존의 DNW은 BCD 공정에서 default로 사용하는 HDNW layer를 사용하였다. 그래서 제안된 zero layer FTP 셀은 tunnel oxide와 DNW 마스크의 추가가 필요 없도록 하였다. 그리고 메모리 IP 설계 관점에서는 designer memory 영역과 user memory 영역으로 나누는 dual memory 구조 대신 PMIC 칩의 아날로그 회로의 트리밍에만 사용하는 single memory 구조를 사용하였다. 또한 BGR(Bandgap Reference Voltage) 발생회로의 start-up 회로는 1.8V~5.5V의 전압 영역에서 동작하도록 설계하였다. 한편 64비트 FTP 메모리 IP가 power-on 되면 internal reset 신호에 의해 initial read data를 00H를 유지하도록 설계하였다. $0.13{\mu}m$ Magnachip 반도체 BCD 공정을 이용하여 설계된 64비트 FTP IP의 레이아웃 사이즈는 $485.21{\mu}m{\times}440.665{\mu}m$($=0.214mm^2$)이다.

• 한국의학물리학회지:의학물리
• /
• 제19권1호
• /
• pp.73-79
• /
• 2008

망막색소변성(retinitis pigmentosa: RP)과 연령 관련 황반변성(age-related Macular Degeneration: AMD)은 망막변성으로 인해 실명에 이르는 대표적인 질환이며 망막이식장치의 개발을 통해 치료될 수 있다고 간주되고 있다. 최근에 국내에서도 망막이식장치 개발을 위한 연구팀이 조직되었다. 성공적인 망막이식장치 개발을 위하여 여러 가지 선결요소가 필요하지만 그 중 한 가지가 이식장치에 인가할 전기자극을 최적화하는 것이다. 변성망막의 전기적 특성은 정상 망막과 다르리라 예측되므로 우리는 장차 개발될 망막 이식장치에 인가할 전기자극 최적화를 위한 가이드라인을 제공하기 위해 정상 망막과 변성 망막의 전압자극 파라미터에 관한 실험을 하였다 망막을 분리한 후 망막절편을 신경절세포 층이 다채널전극의 표면을 향하게 하여 전극에 붙인다 in-vitro 상태에서 망막 신경절세포의 전기신호를 기록하기 위해 전극 직경: $30{\mu}m$, 전극간 거리: $200{\mu}s$, 전극 임피던스 1kHz 에서 $50k{\Omega}$인 8행 8열의 다채널전극을 사용하였다. 다채널전극의 60채널 중 두 채널을 자극전극과 접지로 사용하여 단극전기자극을 인가하였고 나머지 전극을 기록전극으로 사용하였다. 가한 전기자극은 전압자극으로 전하균형을 맞춘 이상성자극을 아노딕 사각파를 먼저 주고 캐쏘딕 사각파가 나중에 나오는 형태로 두 사각파간의 지체는 없도록 하였으며 동일한 자극을 2초 간격으로 50회 반복하여 인가하였다. 다양한 전기자극을 사용하였는 바 첫째는 사각파의 크기를 달리하였다 $(0.5{\sim}3V)$. 둘째는 사각파의 시간을 달리하였다 $(100{\sim}1,200{\mu}s)$. 전하밀도는 옴의 법칙과 쿨롱의 법칙을 이용하여 계산하였다. 전기자극으로 유발된 반응은 50회 자극에 대한 평균치를 얻은 후 자극 후 히스토그램(PSTH)을 그려 분석하였다. 전압자극의 크기를 $0.5{\mu}3V$로 달리하였을 때 믿을 만한 망막신경절세포가 유발되는 자극은 1.5V이었고 이때 계산된 전하밀도의 역치는 $2.123mC/cm^2$이었다. 전압의 크기를 2V로 고정하고 자극 지속시간을 $100{\sim}1,200{\mu}s$로 달리하였을 때 믿을 만한 망막신경절세포가 유발되는 자극의 역치는 $300{\mu}s$에서 관찰되었다. 이때 계산된 전하밀도의 역치는 $1.698mC/cm^2$이었다. L-(1)-2-amino-4-phosphonobutyric acid (APB)을 사용하여 ON-경로를 차단한 후에 전기자극을 인가하였을 때도 자극에 의해 망막신경절 세포의 반응이 유발되는 것을 확인하였다. APB-변성망막에서 전압의 크기를 2V로 고정하고 자극 지속시간을 $100{\sim}1,200{\mu}s$로 달리하였을 때 믿을 만한 망막신경절세포가 유발되는 자극의 역치는 $300{\mu}s$에서 관찰되었으며 이는 정상망막의 결과와 같았다. 추후 APB-변성망막을 가지고 좀더 실험이 진행되어야 정상망막과 변성망막의 전하밀도에 관한 명료한 비교가 가능할 것이다.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2359-2368
• /
• 2013

본 논문에서는 power IC에서 파워가 ON되어있는 동안 입력 신호인 RD(Read) 신호 포트에 glitch와 같은 신호 잡음이 발생하더라도 파워-업(power-up)시 readout된 DOUT 데이터를 유지하면서 다시 읽기 모드로 재진입하지 못하도록 막아주는 IRD(Internal Read Data) 회로를 제안하였다. 그리고 pulsed WL(Word-Line) 구동방식을 사용하여 differential paird eFuse OTP 셀의 read 트랜지스터에 수 십 ${\mu}A$의 DC 전류가 흐르는 것을 방지하여 blowing 안된 eFuse 링크가 EM(Electro-Migration)에 의해 blowing되는 것을 막아주어 신뢰성을 확보하였다. 또한 program-verify-read 모드에서 프로그램된 eFuse 저항의 변동을 고려하여 가변 풀-업 부하(variable pull-up load)를 갖는 센싱 마진 테스트 기능을 수행하는 동시에 프로그램 데이터와 read 데이터를 비교하여 PFb(pass fail bar) 핀으로 비교 결과를 출력하는 회로를 설계하였다. $0.18{\mu}m$ 공정을 이용하여 설계된 8-비트 eFuse OTP IP의 레이아웃 면적은 $189.625{\mu}m{\times}138.850{\mu}m(=0.0263mm^2)$이다.

• 한국정보통신학회논문지
• /
• 제18권1호
• /
• pp.115-122
• /
• 2014

본 논문에서는 eFuse OTP 메모리가 넓은 동작전압 영역을 갖도록 하기 위해서 V2V($=2V{\pm}10%$)의 regulation된 전압을 이용한 RWL 구동회로와 BL 풀-업 부하회로를 제안하므로 수 십 $k{\Omega}$의 post-program 저항을 센싱하면서 OTP 셀의 blowing되지 않은 eFuse를 통해 흐르는 읽기 전류를 $100{\mu}A$ 이내로 억제하여 신뢰성을 확보하였다. 그리고 OTP 셀 어레이 사이즈를 1행 ${\times}$ 32열과 4행 ${\times}$ 8열의 경우에 대해 OTP IP 크기를 비교한 결과 32비트 eFuse OTP의 레이아웃 면적은 각각 $735.96{\mu}m{\times}61.605{\mu}m$ ($=0.04534mm^2$), $187.065{\mu}m{\times}94.525{\mu}m$ ($=0.01768mm^2$)로 4행 ${\times}$ 8열의 32비트 eFuse OTP 사이즈가 1행 ${\times}$ 32열의 32비트 eFuse OTP 사이즈보다 더 작은 것을 확인하였다.