• 한국심리학회지:법
• /
• 제12권2호
• /
• pp.151-169
• /
• 2021

P300 숨긴정보검사에서 거짓말 여부를 판단하기 위하여 가장 많이 사용되는 기법은 부트스트랩 진폭차이(BAD) 방법과 부트스트랩 상관차이(BCD) 방법이다. 두 방법의 정확판단율을 비교한 선행연구들은 일관되지 않은 결과를 보고하였다. 일부의 연구들에서 BAD 방법이 BCD 방법보다 더 정확하다고 보고되고 있지만, 다른 연구에서는 BCD 방법이 BAD 방법보다 더 정확한 것으로 나타났다. 본 연구의 목적은 BAD 방법의 정확도가 더 높은 조건과 BCD 방법의 정확도가 더 높은 조건을 확인하는 것이다. 몬테 카를로 연구결과, 전반적으로 BAD 방법의 오경보율이 BCD 방법의 오경보율보다 더 높았으며, BAD 방법의 적중률이 BCD 방법의 적중률보다 더 높았다. 관련자극과 무관련자극의 P300 잠재시간이 비슷한 경우에 비교하여 관련자극의 P300 잠재시간이 약 100ms 빠른 경우에는 BCD 방법의 적중률이 크게 감소하였으며, 약 100ms 느린 경우에는 BCD 방법의 적중률이 증가하였다. 관련자극의 P300 진폭이 무관련자극의 P300 진폭보다 약간 더 크면서 관련자극의 P300 잠재시간이 목표자극의 P300 잠재시간보다 긴 경우에는 BCD 방법의 적중률이 BAD 방법의 적중률보다 더 높았다. BAD 방법의 오경보율이 높은 이유와 BCD 방법의 적중률이 관련자극의 P300 잠재시간에 영향을 받는 이유에 대해서 논의하였다.

• 전자공학회논문지CI
• /
• 제40권5호
• /
• pp.241-249
• /
• 2003

십진수를 위한 가산기 구현에서 지연시간을 줄일 수 있는 carry lookahead(CLA)을 이용한 십진수 가산 회로 선계를 제안한다. 이자 계산과 같은 십진 소수에 의한 반복계산에서 이진수 체계를 사용하면 절단오차는 누적된다. 이를 방지하기 위하여 BCD 회로 사용은 불가피하다. BCD 계산에서의 속도개선은 CLA 회로를 이용하여 개선될 수 있다. BCD 회로에서 CLA 회로 사용을 위해 제안된 캐리 생성 및 캐리 전파회로를 도출하여 가산기 설계에 사용하였다. 이 CLA 방식을 사용한 BCD 가산에서 기존의 BCD 가산회로와 지연시간을 비교하였을 때 상당한 속도개선이 이루어졌다. 또한 3초과 코드를 이용한 가산회로의 경우 CLA 방식 사용과 지연시간에 영향을 미치는 회로부분을 개선함으로써 CLA만 이용했을 때 보다 지연시간을 10게이트 지연시간만큼 더욱 줄일 수 있었다.

• 한국항행학회논문지
• /
• 제20권1호
• /
• pp.65-71
• /
• 2016

양자점 셀룰라 오토마타 (QCA; quantum-dot cellular automata)는 나노 규모의 크기와 낮은 전력 소비로 각광받고 있으며, CMOS 기술의 규모의 한계를 극복할 수 있는 대체 기술로 떠오르고 있다. 현재까지 QCA상에서 설계된 BCD-3초과 코드는 확장성을 고려하지 않았으며 대규모 회로 설계에는 적합하지 않았다. 이를 해결하기 위해 본 논문에서는 확장성을 고려한 BCD-3초과 코드 회로를 설계한다. 확장이 가능한 구조를 설계하기 위해 확장된 교차부 구조를 이용하여 입력과 출력의 흐름을 제어하고, 출력되는 값들의 동기화를 위해 5입력 다수결 게이트를 이용한다. 설계한 구조에 대해 QCADesigner를 이용하여 시뮬레이션을 수행한 후 그 결과에 대해 유효성을 검증한다. 제안된 구조는 기존의 URG BCD-3초과 코드변환기와 비교하여 32개의 게이트를 줄이며 빈 공간의 비율 또한 7% 감소시켰다. 또한 확장성이 고려되지 않은 기존의 QCA BCD-3초과 코드 변환기가 회로 확장 시 필요한 7개의 클럭을 1개의 클럭으로 줄였다.

• 전기전자학회논문지
• /
• 제15권1호
• /
• pp.37-42
• /
• 2011

본 논문에서는 0.35 um BCD 공정을 통한 고내압 BCD 소자와 새로운 구조의 BCD 소자를 제작하여 전기적 특성을 분석하였다. 20 V급 BJT 소자, 30/60 V급 HV-CMOS, 40/60 V급 LDMOS 소자의 전기적 특성을 분석하고, 동일 공정을 통해 높은 전류 이득을 갖는 수직/수평형 NPN BJT와 고내압 특성의 LIGBT 소자를 제안하였다. 제안된 수직/수평형 NPN BJT의 항복전압은 15 V, 전류이득은 100으로 측정되었으며, 고내압 특성의 LIGBT의 항복전압은 195 V, 문턱전압은 1.5 V, Vce,sat은 1.65 V로 측정 되었다.

• 전기전자학회논문지
• /
• 제20권4호
• /
• pp.428-431
• /
• 2016

현재 바이폴러만의 프로세스(bipolar only process)로 사용되는 전력반도체는 대부분의 반도체 생산업체에서 제공하는 Bipolar-CMOS-DMOS(BCD) 프로세스를 사용함으로써 하나의 웨이퍼에 여러 IP와 기존 IC들을 융합하여 복합칩으로 구현하고자 한다. 이번 연구에서는 보편적으로 사용되는 IP인 레귤레이터(regulator)와 연산 증폭기를 바이폴러만의 프로세스에서 BCD 프로세스로 구현하였다. 이를 사용한 간단한 응용으로 파워 스위칭 센서 IC를 설계하여 실리콘 칩에서 검증하였다. 검증 결과로 시뮬레이션과 작동 테스트가 잘 일치하고 있음을 확인할 수 있었다.

• 한국항행학회논문지
• /
• 제17권6호
• /
• pp.700-704
• /
• 2013

양자 셀룰라 오토마타(QCA)는 CMOS의 기술을 상속받을 차세대 나노 전자 소자 중 하나이다. QCA는 원자규모 및 초저전력화로 이목이 집중되고 있으며 다양한 QCA 회로들이 제안되었다. 십진 출력을 요하는 전자회로와 마이크로프로세서에서 주로 사용되는 이진화 십진법(BCD)은 연산을 위한 변환은 편하지만 데이터 낭비가 심하다. 본 논문에서는 QCA 회로에서 감산 및 반올림에 효과적으로 이용될 수 있는 BCD-3초과 코드를 제안한다. 제안된 구조는 잡음을 최소화하고 공간 및 시간 복잡도를 고려하여 효율적으로 설계되었으며 시뮬레이션을 통해 검증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.477-480
• /
• 1998

본 연구에서는 정보통신 시스템 민 전자 제어 시스템, atuomobile 저자부문의 핵심부품으로 사용가능한 HV-IC영 BCD 공정 및 소자를 설계하였다. 60V 이상의 bipolr, 20V급 HV-CMOS 소자기술을 one-chip에 구현하는 고내압 BCD 소자구조를 제안, 설계하고 시뮬레이션을 통하여 고안된 소자구조를 검증하여 최적화된 공정 및 소자 변수를 추출하였다.

• 한국전기전자재료학회논문지
• /
• 제28권6호
• /
• pp.371-374
• /
• 2015

This paper suggests a high performance lateral super barrier rectifier (Lateral SBR) device which has the advantages of both Schottky diode and pn junction, that is, low forward voltage and low leakage current, respectively. Advantage of the proposed lateral SBR is that it can be easily implemented and integrated in current BCD platform. As a result of simulation using TCAD, BVdss = 48 V, $V_F=0.38V$ @ $I_F=35mA$, T_j = $150^{\circ}C$ were obtained with very low leakage current characteristic of 3.25 uA.

• 한국정보과학회 언어공학연구회:학술대회논문집(한글 및 한국어 정보처리)
• /
• 한국정보과학회언어공학연구회 2018년도 제30회 한글 및 한국어 정보처리 학술대회
• /
• pp.3-7
• /
• 2018

본 연구진은 모든 형태소 분석 후보에 적절한 의존관계를 부여하여 구문분석 트리 후보를 순위화하여 제시하는 한국어 구문 분석 시스템 BCD-KL-Parser를 개발하고 있다. 이 시스템의 최종목표는 형태소 분석후보와 구문분석 트리 후보를 줄여나감으로써, 구문분석의 정확도와 실행 속도를 높이는 것이다. 본 논문에서 소개하는 BCD-KL-Parser에서는 형태적 중의성 해소규칙을 정의하여 형태소 분석후보의 수를 줄이고, 용언의 하위범주화 정보와 선택제약 정보 그리고 의존관계 제약규칙을 정의하여 구문분석 트리 후보의 수를 최소화할 수 있었다. 그 결과 '21세기 세종계획 구문분석 말뭉치'에서 무작위로 추출한 2,167문장에 대하여 UAS 92.27%를 달성할 수 있었다.

• 전기학회논문지
• /
• 제58권1호
• /
• pp.23-27
• /
• 2009

The joint dispatch of regional electricity markets can improve the overall economic efficiency of interconnected markets by increasing the combined social welfare of the interconnected markets. This paper presents a new decentralized optimization technique based on Augmented Lagrangian Relaxation (ALR) to perform the joint dispatch of interconnected electricity markets. The Block Coordinate Descent (BCD) technique is applied to decompose the inseparable quadratic term of the augmented Lagrangian equation into individual market optimization problems. The Interior Point/Cutting Plane (IP/CP) method is used to update the Lagrangian multiplier in the decomposed market optimization problem. The numerical example is presented to validate the effectiveness of the proposed decentralized method.