• 반도체디스플레이기술학회지
• /
• 제13권4호
• /
• pp.59-63
• /
• 2014

Previous studies have selected wireless power transmission system using 2.45 GHz of ISM band, but the researches for 5.8 GHz microwave wireless power transmission have been relatively rare. The 5.8 GHz has some advantages compared with 2.45 GHz. Those are smaller antenna and smaller integrated system for RFIC. In this paper, the 5.8 GHz wireless power transmission system was developed and transmission efficiency was measured according to the distance. A transmitter sent the amplified microwaves through an antenna amplified by a power amplifier of 1W for 5.8 GHz, and a receiver was converted to DC from RF through a RF-DC Converter. In the 1W 5.8GHz wireless power transmission system, the converted currents and voltages were measured to evaluate transmission efficiency at each distance where LED lights up to 1m. The RF-DC Converter is designed and fabricated by impedance matching using full-wave rectifier circuit. The transmission-efficiency of the system shows from 1.05% at 0cm to 0.095% at 100cm by distance.

• 전기학회논문지
• /
• 제56권4호
• /
• pp.761-767
• /
• 2007

In this paper, we deal wih a concurrent dual band low noise amplifier for a Radio Frequency Identification(RFID) reader operating at 912MHz and 2.45GHz. The design of the low noise amplifier is based on the TSMC $0.18{\mu}m$ CMOS technology. The chip size is $1.8mm\times1.8mm$. To improve the noise figure of the circuit, SMD components and a bonding wire inductor are applied to input matching. Simulation results show that the 521 parameter is 11.41dB and 9.98dB at 912MHz and 2.45GHz, respectively The noise figure is also determined to 1.25dB and 3.08dB at the same frequencies with a power consumption of 8.95mW.

• 한국멀티미디어학회논문지
• /
• 제6권2호
• /
• pp.352-359
• /
• 2003

본 논문에서는 마이크로스트립 대역통과 여 파기와 0.2$\mu\textrm{m}$ CMOS 공정을 이용한 저 잡음 증폭기를 이용하여 블루투스 리시버를 설계하였다. 설계한 저잠음 증폭기는 캐스코드 인버터를 이용하였으며, 레퍼런스 전압원을 가지며 쵸크 인덕터를 사용하지 않는 1단으로 설계하였다. 설계된 2.4GHz 저잡음 증폭기는 2.8dB의 NF값과 18dB의 전력이득을 가지고 있으며, 2.5V 공급 전원에서 255mW의 소모전력을 가지고 있다. 또한 마이크로스트립리시버 여파기는 중심주파수는 2.45GHz이고 대역폭은 4%이고 삽입손실은 -l.9dB를 가지고 있다. 마이크로스트립 대역통과 여과기와 저잡음 증폭기를 시뮬레이션 하였을 경우 16.3dB의 전력이득을 나타내 어 블루투스 대역에서 대역통과의 좋은 특성을 얻을 수 있었다.

• 대한전자공학회논문지TC
• /
• 제48권1호
• /
• pp.77-83
• /
• 2011

본 논문에서는 차세대 무선통신 중계기 및 기지국용 50W급 Doherty 전력증폭기를 설계 및 제작하였다. Doherty 전력증폭기의 보조증폭기를 구현하기 위하여 Gate 바이어스 조절회로를 사용하였다. Gate 바이어스 조절회로는 보조증폭기를 구현할 수 있으나 Doherty 전력증폭기의 출력특성을 개선하기에는 제한된 특성을 가졌다. 이를 해결하고자 Drain 바이어스 조절회로를 첨가였다. 그리고 Doherty 전력증폭기의 효율을 개선하고자 일반적인 2-way 구조가 아닌 3-way 구조를 적용하여 3-way GDCD(Gate and Drain Control Doherty) 전력증폭기를 구현하였다. 비유전율(${\varepsilon}r$) 4.6, 유전체 높이(H) 30 Mill, 동판두께(T) 2.68 Mill(2 oz)인 FR4 유전체를 사용하여 마이크로스트립 선로와 칩 캐패시터로 정합회로를 구성하였다. 실험결과 3GPP 동작 주파수 대역인 2.11GHz ~ 2.17GHz에서 이득이 57.03 dB이고, PEP 출력이 50.30 dBm, W-CDMA 평균전력 47.01 dBm, 5MHz offset 주파수대역에서 -40.45 dBc의 ACLR로써 증폭기의 사양을 만족하였다. 특히 3-way GDCD 전력증폭기인 일반전력증폭기에 비해 동일 ACLR에 대하여 우수한 효율 개선성능을 보였다.

• 대한전자공학회논문지TC
• /
• 제43권5호
• /
• pp.128-136
• /
• 2006

본 논문에서는 3GPP 중계기 및 기지국용 50W급 Doherty 전력증폭기를 설계 및 제작하였다. 이상적인 Doherty 전력증폭기는 효율개선과 고출력 특성이 뛰어나지만 이를 구현하기 위해서는 바이어스 조절이 어렵다. 이를 해결하고자 기존의 Gate 바이어스 조절회로를 가진 Doherty(GDCHD) 전력증폭기에 Drain 바이어스 조절회로를 첨가한 GDCHD(Gate and Drain Control Hybrid Doherty) 전력증폭기를 구현하였다. 실험결과 3GPP 동작주파수 대역인 $2.11{\sim}2.17\;GHz$에서 이득이 57.03 dB이고, PEP 출력이 50.30 dBm, W-CDMA 평균전력 47.01 dBm, 5MHz offset 주파수대역에서 -40.45 dBc의 ACLR 특성을 가졌으며, 각각의 파라미터는 설계하고자 하는 증폭기의 사양을 만족하였다. 특히 GDCHD 전력증폭기는 일반적인 Doherty 전력증폭기에 비해 ACLR에 따른 효율 개선성능이 우수하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1997년도 춘계학술대회 논문집
• /
• pp.236-238
• /
• 1997

A cellular power amplifier using an APCVD(Atmospheric Pressure Chemical Vapor Deposition)-grown SiGe base HBT of ETRI has been designed with a linear simulation CAD. The Si/SiGe HBT with an emitter area of 2$\times$8${\mu}{\textrm}{m}$$^2$typically has a cutoff frequency(f$_{T}$) of 7.0 GHz and a maximum oscillation frequency(f$_{max}$) of 16.1 GHz with a pad de-embedding A packaged power Si/SiGe HBT with an emitter area of 2$\times$8$\times$80${\mu}{\textrm}{m}$$^2$typically shows a f$_{T}$ of 4.7 GHz and a f$_{max}$ of 7.1 GHz at a collector current (Ic) of 115 mA. The power amplifier exhibits a Forward transmission coefficient(S21) of 13.5 dB, an input and an output reflection coefficients of -42 dB and -45 dB respectively. Up to now the III-V compound semiconductor devices hale dominated microwave applications, however a rapid progress in Si-based technology make the advent of the Si/SiGe HBT which is promising in low to even higher microwave range because of lower cost and relatively higher reproducibility of a Si-based process.ess.ess.

• 한국전자파학회논문지
• /
• 제24권2호
• /
• pp.128-135
• /
• 2013

본 논문에서는 Si가 도핑된 Modulation-doped AlGaN/GaN 이종 접합 구조를 가지는 전력증폭기용 MISHFET 소자를 제작하였다. 제작된 GaN TR 소자는 6H-SiC(0001)의 Substrate 위에 성장시켰으며, 180 nm의 gate length를 가진다. 제작된 소자를 측정한 결과, 837 mA/mm의 최대 드레인 전류 특성, 177 mS/mm의 $g_m$(Tranconductance)을 가지며, $f_T$는 45.6 GHz, $f_{MAX}$는 46.5 GHz로 9.3 GHz에서 1.54 W/mm의 전력 밀도와 40.24 %의 PAE를 가지는 것으로 확인되었다.

• Journal of electromagnetic engineering and science
• /
• 제17권1호
• /
• pp.20-28
• /
• 2017

A fully integrated dual-band CMOS power amplifier (PA) is developed for 802.11n WLAN applications using wafer-level package (WLP) technology. This paper presents a detailed design for the optimal impedance of dual-band PA (2 GHz/5 GHz PA) output transformers with low loss, which is provided by using 2:2 and 2:1 output transformers for the 2 GHz PA and the 5 GHz PA, respectively. In addition, several design issues in the dual-band PA design using WLP technology are addressed, and a design method is proposed. All considerations for the design of dual-band WLP PA are fully reflected in the design procedure. The 2 GHz WLP CMOS PA produces a saturated power of 26.3 dBm with a peak power-added efficiency (PAE) of 32.9%. The 5 GHz WLP CMOS PA produces a saturated power of 24.7 dBm with a PAE of 22.2%. The PA is tested using an 802.11n signal, which satisfies the stringent error vector magnitude (EVM) and mask requirements. It achieved an EVM of -28 dB at an output power of 19.5 dBm with a PAE of 13.1% at 2.45 GHz and an EVM of -28 dB at an output power of 18.1 dBm with a PAE of 8.9% at 5.8 GHz.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.131-136
• /
• 2008

[ $0.18-{\mu}m$ ] CMOS공정을 이용하여 근거리 무선통신(22-29 GHz)에서 응용할 수 있는 전력증폭기를 설계하였다. 전도성 기판에 의한 손실을 줄이기 위해서 기판 차폐된 두 가지 형태의 전송선로를 설계하고, 40 GHz 까지 측정 및 모델링하였다. 기판 차폐 microstrip line (MSL) 전송선로의 경우 27 GHz에서 약 0.5 dB/mm의 삽입손실을 나타내었다. 기판 차폐 MSL 구조를 이용한 전력증폭기는 0.83$mm^2$의 비교적 작은 면적을 차지하면서도 27 GHz에서 14.7 dB의 소신호 이득과 14.5 dBm의 출력을 나타내었다. 기판 차폐 coplanar waveguide (CPW) 전송선로의 경우 27 GHz에서 약 1.0 dB/mm 삽입손실을 나타내었으며, 이를 이용한 전력증폭기는 26.5 GHz에서 12 dB의 소신호 이득과 12.5 dBm의 출력을 나타내었다. 본 논문의 결과는 $0.18-{\mu}m$ CMOS공정을 이용한 저가격의 근거리 무선통신 시스템을 구현할 수 있는 가능성을 제시한다.

• 한국통신학회논문지
• /
• 제19권12호
• /
• pp.2489-2497
• /
• 1994

본 논문에서 하이브리드 기법을 이용한 $7.7\sim8.5GHz$에서 동작하는 10 W 반도체 전력증폭기 개발에 대해 기술하였다. 본 증폭기의 제작과 측정은 위험부담을 최소화하고 제작의 용이성을 증가시키기 위하여 고이득을 위한 전단부, 구동용 중단부, 그리고 고전력부의 3증폭부로 나누어 수행하였으며, 최종 증폭기는 위에서 언급된 3 증폭부, 직류 바이어스 회로, 그리고 온도보상회로를 포함하여 하나의 하우징안에서 구현하였다. 측정된 소신호 이득은 $46\pm1dB$, 입출력 반사손실은 각각 25dB와 27dB 이상이며, 7.7, 8.1, 그리고 8.5 GHz의 3주파수에 대해 1dB 압축점에서의 출력전력은 $39.8\sim40.4dBm$으로서 최대출력전력 10 W를 만족한다. 10 MHz 차이가 있는 두 입력신호에서의 2톤 테스트에서는 출력전력 37.5 dBm에서 13.34 dBc 정도로서 설계시 요구된 사양과 잘 일치함을 알 수 있으며, 제작된 SSPA는 통신용 마이크로파중계기의 하부시스템으로서 부합되는 좋은 성능을 나타냄을 보여준다.