

7.7~8.5 GHz 10 W 반도체 전력증폭기의 구현에 관한 연구

正會員 朴 孝 達* 正會員 金 容 求*

Realization of a 7.7~8.5 GHz 10 W Solid-State Power Amplifier

Hyo-Dal Park*, Yong-Koo Kim* Regular Members

要 約

본 논문에서 하이브리드 기법을 이용한 7.7~8.5 GHz에서 동작하는 10 W 반도체 전력증폭기 개발에 대해 기술하였다. 본 증폭기의 제작과 측정은 위험부담을 최소화하고 제작의 용이성을 증가시키기 위하여 고이득을 위한 전단부, 구동용 중단부, 그리고 고전력부의 3 증폭부로 나누어 수행하였으며, 최종 증폭기는 위에서 언급된 3 증폭부, 직류 바이어스 회로, 그리고 온도보상회로를 포함하여 하나의 하우징안에서 구현하였다. 측정된 소신호 이득은 46 ± 1 dB, 입출력 반사손실은 각각 25 dB와 27 dB 이상이며, 7.7, 8.1, 그리고 8.5 GHz의 3 주파수에 대해 1 dB 압축점에서의 출력전력은 39.8~40.4 dBm으로서 최대출력전력 10 W를 만족한다. 10 MHz 차이가 있는 두 입력신호에서의 2톤 테스트에서는 출력전력 37.5 dBm에서 13.34 dBc 정도로서 설계시 요구된 사양과 잘 일치함을 알 수 있으며, 제작된 SSPA는 통신용 마이크로파 중계기의 하부시스템으로서 부합되는 좋은 성능을 나타냄을 보여준다.

ABSTRACT

This paper presents the development of a 10 W solid-state hybrid power amplifier(SSPA), operating over 7.7~8.5 GHz. The fabrication and measurement of this amplifier are performed with 3 sections, such as the front one for high gain, the middle one for driving, and high power one, to minimize the risk of failure and to increase the easiness of development. and then, the final amplifier is realized by connecting 3 sections above mentioned, DC bias circuit, and temperature compensation circuit on one housing. Total small signal gain obtained is about 46 ± 1 dB, the input and output return losses are 25 and 27 dB respectively. The output power measured at 1 dB gain compression point for 3 frequencies at 7.7, 8.1, and 8.5 GHz are 39.8~40.4 dBm, which is about 10 W. And the 3rd-order harmonic powers of 2 tones test are 13.34 dBc at output power 37.5 dBm. These obtained results satisfies the initially required specifications. And the realized SSPA can be installed as a subsystem of the microwave transponder for telecommunication.

*인하대학교 전자공학과 초고주파 및 항공전자 연구실
Inha University Department of Electronic Microwave and
Aeronautics Lab.

論文番號 : 94249

接受日字 : 1994年 9月 14日

I. 머리말

현대 사회는 사회구조의 복잡성, 활동범위의 광역성, 그리고 기술혁신 등으로 인해 고도정보화시대의 흐름을 타고 있다. 고도정보화시대가 도래함에 따라 수요자에 의한 통신 서비스 요구가 양적으로는 물론, 질적으로 증가하게 되었고, 고정통신에서 언제, 어디서나 이용할 수 있는 이동통신으로의 이용이 현저하게 늘어가고 있는 경향을 보이고 있다. 이러한 요구에 부응하기 위해, 정보통신 기기는 컴퓨터기술, 반도체기술, 고주파 및 광 응용기술, 신호처리나 소프트웨어 기술등의 발달에 힘입어 소형, 경량화되면서도, 그 기능이 크게 향상되고 있어, 멀티미디어 서비스 등 다양한 서비스를 제공하는 디지털 방식의 기기로 발전하고 있다. 이중 마이크로파 통신분야는 대용량화 및 서비스 품질 향상을 위해 이동통신, 휴대형 데이터통신, 위성통신 및 방송 등의 모든 분야에서 폭넓게 활용되고 있으며, 이에 따라 소형이며, 기능이 다양하고 복잡한 시스템 및 부품개발이 진행되고 있다.

최근 많은 연구와 발전을 이룬 GaAs 및 AlGaAs 화합물 반도체소자들은 디지털 초고속회로에서의 우수한 특성 등으로 인해, 저잡음 증폭기, 전력증폭기, 스위치, 발진기 및 주파수 혼합기 등 하이브리드 및 패키징 기술을 활용한 소형 초고주파 집적회로의 구성소자로서 응용 및 상용화되고 있다. 인공위성을 포함한 RF 통신시스템의 핵심 중의 하나인 전력 증폭기는 입력된 RF 신호를 고출력 증폭하는 기능을 갖는 회로로서, 과거에는 TWTa나 Klystron과 같은 큰 장비들이 사용되었으나, 현재는 소형, 경량화의 추세로 인해 화합물 반도체 소자를 이용한 SSPA로 대체되는 추세이다. SSPA의 장점으로는, TWTa보다 선형특성이 우수하여 다중 반송파 전송시 상호변조 및 고주파 왜곡효과가 적으로 위상전력을 효율적으로 사용할 수 있으며, 소형, 낮은 동작전압, 경량성, 긴수명 및 용이한 유지보수 등을 들 수 있다.⁽¹⁾⁽²⁾⁽³⁾

SSPA에서 고출력을 얻기 위해서는 고가의 고출력용 트랜지스터를 필요로 하며, 또한 소자의 고출력화에도 아직까지 많은 기술적인 어려움이 따른다. 이런 문제점은 평형증폭 방식을 이용하여, 보다 낮은 출력을 갖는 트랜지스터를 병렬로 결합하여 고출력을 실현함으로써 극복할 수 있다. 이 방법을 통해 비교적 싼 비용으로 증폭기의 가용전력을 3 dB 증가시켜 상

대적인 고출력을 가능케 한다.

본 연구에서는 C-밴드에서 작동하는 초고주파용 전송장치로서 활용될 수 있는 선형 증폭특성의 하이브리드 기법을 이용한 전력 증폭기에 관한 연구로서, 최대 선형출력 범위 내에서 다단의 증폭단계를 통해 10 W 출력을 제공할 수 있는 증폭기의 설계와 성능 측정 결과를 제시한다. 본 연구의 증폭기는 비유전율 $\epsilon_r = 2.94$, 유전체 높이 $h = 0.474 \text{ mm}$ 인 듀로이드 기판상에 온도보상회로를 포함한 고이득 증폭부, 중전력 갈륨비소 MESFET를 이용한 두단의 구동용 전력 증폭부, 그리고 내부정합된 전력 갈륨비소 MESFET 와 워크온 전력 분배기/합성기를 이용한 고출력 증폭부의 3 부분으로 구성하였다. 여기서, 각 증폭단계는 선형증폭특성이 유지되고, 최대출력을 얻을 수 있도록 설계하여 7.7~8.5 GHz의 대역에서 소신호 전력이 46 dB와 출력최대전력 10 W를 얻을 수 있는 선형전력증폭기를 제작하여 성능특성을 측정한 결과, 설계목표에 부합되는 동작을 확인하였다.

II. 증폭기 설계 이론

증폭기가 고이득을 요구할 경우, 하나의 소자로는 불가능하게 되어 다단연결로서 그 문제를 해결한다. 고이득 다단증폭기의 설계는 입출력전력의 세기에 따른 사용 소자에 제한이 있으며, 단계별 증폭부에서도 각 소자의 요구 성능에 적절하게 개별적인 설계가 이루어져야 하므로, 일반적으로 그림 1과 같이 전체 전력증폭기는 크게 3 부분으로 구성된다.




그림 1. 다단 전력증폭기 구성도

Fig. 1. The block diagram of multi stage power amplifiers

고이득 증폭부와 구동용 증폭부에서는 고이득과 낮은 동작 영역을 갖도록 최대 이득을 위한 설계기법을 사용하여 대역폭내에서 최적화 설계를 하며, 또한 높은 선형성과 안정성을 위해 A급 증폭을 하도록 한다. 전력 증폭기의 선형성이 높게 요구될 때는 소자의 1 dB 압축점이 매우 중요한 파라미터가 되는데,

설계시 1 dB 압축점으로부터 수 dB 아래 점에서 동작 점을 선택하여 회로가 저왜곡 선형특성을 보이도록 한다. 전력증폭기의 선형성은 디지털 데이터 고속전송을 목적으로 할 경우 매우 중요하다.

전력증폭소자의 특성매개변수는 신호전력을 세기와 주파수에 따라 비선형특성을 가지므로, 비선형모델을 이용하여 비선형특성에 의한 증폭기 설계가 가능하다. 소자의 비선형 모델계수를 측정하는데에는 많은 고가의 장비 확보를 필요로 하고, 또한, 측정방법도 여러방법으로 연구되고 있다. 본 연구에서는 우선적으로 소자의 선형특성을 이용한 증폭방식으로 증폭기를 구현하였다.

주전력 증폭단은 출력단의 전력수준을 높이기 위해 고출력 증폭기법으로 설계하여 출력의 1 dB 압축점이 높게 설정되도록 입출력 정합회로를 구성한다. 특히, 이때는 높은 전력증폭효율을 요구하게 되며, 1 dB 압축점 가까이에서 동작하도록 설계하는 것이 일반적이다.

1. 최대이득을 위한 정합회로의 설계

증폭기 설계시 회로가 안정영역 밖에서 동작을 할 경우 발진의 우려가 높으므로 소자의 안정도는 매우 중요하며, 판별되어야 할 우선사항이다.

무조건 안정일 경우, 최대이득을 위한 증폭기 설계를 위해 회로의 입출력을 복소정합하게 되는데, 소오스와 부하의 최대 반사계수로부터 입출력 정합회로를 결정할 수 있으며, 이때의 최대이득전력은 식 1과 같다.⁽⁴⁾

$$G_{aMax} = \frac{|S_{21}|}{|S_{12}|} |K - \sqrt{(K^2 - 1)}| \quad (1)$$

이것은 특정한 한 주파수에 대해 최대이득을 위한 것이므로, 대역폭내에서의 평탄한 이득을 위해서는 컴퓨터를 이용한 최적화를 통해 얻을 수 있다.

2. 고출력 증폭기 설계

고출력 증폭기의 비선형특성원리는 그림 2와 같이 열역학적으로 DC전력을 RF전력으로 변환시키는 전력변환과정으로 생각할 수 있다.

그림 2로부터 증폭기 소비전력 P_d , DC전력 P_{DC} , RF 입력전력 P_{in} , 그리고 RF 출력전력 P_{out} 간의 관계를 식 2와 식 3으로 표현할 수 있다.




그림 2. 전력증폭기의 열역학적 표현

Fig. 2. Thermodynamic representation of power amplifier

$$P_{DC} + P_{in} = P_{out} + P_d \quad (2)$$

$$\text{즉, } P_d = P_{DC} - (G - 1) P_{in} \quad (3)$$

$$\text{단, } G = \frac{P_{out}}{P_{in}}$$

식 3으로부터 DC전원전력 P_{DC} 와 증폭기 전력이득 G 가 일정하다고 할 때 RF 입력전력 P_{in} 이 증가하면, 어느 수준 이상에서는 이론적으로 소비전력 P_d 가 0보다 작아지는 비현실적인 현상이 발생한다. 그러므로, 모든 조건에서 식 3을 만족시키기 위해, 전력이득 G 가 감소하여 출력전력의 포화상태에 이르게되고, 이는 능동소자 산란계수의 변화를 의미하며, 주어진 회로는 비선형특성으로 동작하게 된다.⁽⁵⁾⁽⁶⁾

고출력을 얻기 위하여, 입력전력을 높여 출력전력을 증가시키는데에는 소자의 한계가 있으므로, 최종단에서 전력용소자를 병렬로 여러개 결합하여 상대적인 가용전력을 증가시킨다. 이렇게 고출력을 실현하는 방법을 평형증폭방식이라 한다.⁽⁶⁾⁽⁷⁾ 평형증폭방식을 위한 전력분배기로는 rat-race 링, 90° 하이브리드 브랜치라인, 랑게(Lange) 커플러, 그리고 월킨슨 전력분배기 등이 사용된다. 본 논문에서는, 이 중에서 아이솔레이션 단자가 필요없고, 구조가 간단하며, 비교적 넓은 대역폭을 갖는 월킨슨 전력분배기를 사용하였다.⁽⁸⁾

그림 3은 월킨슨 전력분배기를 이용한 평형증폭기의 구조도를 보여준다.⁽⁹⁾⁽¹⁰⁾

평형증폭기에 입력된 전력은 전력분배기에서 양분되어 각각의 경로에서 전력증폭기를 통해 증폭된 후 전력합성기를 통해 합해진다. 이때, 두 증폭기의 반사파 영향을 최소화하기 위해 식 4의 관계가 성립하




그림 3. 평형증폭기의 구성도

Fig. 3. The block diagram of balanced amplifier

도록 각 전송선로를 조정해 입력과 출력측을 대칭이 되도록 구성한다.

$$Y = X + n \frac{\lambda}{2} + \frac{\lambda}{4} \quad (4)$$

3. 온도보상회로

증폭기로 사용되는 갈륨비소 MESFET은 온도변화에 따라 입출력 임피던스 값이 변화하여 캐리어의 이동도에 영향을 미치게 되어, 증폭기 성능에 상당한 영향을 미치게 된다. SSPA의 경우 온도보상을 하지 않으면, 온도상승시 이득감소로 인하여 신호가 미약하게 되어 신호대 잡음비가 악화되며, 디지털 통신에서 비트에러율(BER)을 증가시킨다. 또한, 온도 하강시 이득이 증가하기 때문에 SSPA의 1 dB 압축점에 영향을 주어 출력전력이 포화되고, 상호변조왜곡을 초래할 수 있다.

증폭기를 항상 높은 온도나 낮은 온도로 유지시킬 경우에는 각각의 온도에 대응하는 임피던스로 정합회로를 구성하여 최적화시켜야 한다. 그러나, 온도변화가 심할 때에는 먼저 상온에서의 입출력 임피던스로 정합회로를 구현한 후, 온도보상회로를 따로 구성함으로서 각 온도변화에 따른 증폭기 특성변화를 보상하여 증폭기 성능을 일정하게 유지시킬 수 있다.

온도보상회로에 사용되는 소자는 삽입손실이 작아야 하고, 대역폭이 커야하며, 온도에 따른 변화가 작아야 하는데, 일반적으로 가변, 고정, PIN 다이오드 등이 사용되고 있다. 본 연구에서 선택된 PIN 다이오드는 50Ω 의 마이크로스트립라인에서 사용될 때 좋은 선형성을 제공하기 위해 최적화로 제작된 소자로서, HF로부터 X-밴드까지의 광대역성, 10 GHz에서 0.5 dB이하의 낮은 삽입손실, 20 dB 이상의 높은 아이솔레이션, 5 ns정도의 빠른 스위칭, 그리고 아이

솔레이션 20 dB에 대해 20 mA보다 작은 드라이브 전류를 갖는 특징이 있어, TR 스위치, 펄스 모듈레이터, 위상취프터, 그리고 진폭변조기에서 요구되는 스위칭, 듀플렉싱, 멀티플렉싱, 페렐링, 모듈레이팅, 리미팅, 그리고 자동조절기능 등을 가능케 한다. PIN 다이오드 감쇠기는 SSPA에 있어서 거의 필수적인 부분이며, 낮은 전력 레벨에서 높은 아이솔레이션 특성이 생기므로 SSPA의 맨 앞쪽에서 온도보상회로로 사용하는 것이 효과적이다.


본 연구에서는 저주파 회로안에 온도센서를 삽입하여 시스템의 온도변화시 PIN 다이오드에 공급되는 전원을 변화시켜 감쇠의 양을 조절하도록 설계하였다.

III. 증폭기 설계

본 연구에서는 증폭기에서 사용되는 소자의 개별 성능으로부터 고이득, 고출력을 실현하기 위하여 고이득 증폭부, 구동용 증폭부, 그리고 고출력 증폭부의 3 단계 증폭부와 입력단에서 회로의 안정성을 위해 온도보상회로로 구성하였고, 각 회로 사이에는 상호영향을 줄여, 증폭기를 안정하게 하기 위하여 아이솔레이터를 삽입하였다.^{(11)~(13)}

각단의 소자들은 주파수 대역에 맞는 각 소자의 선형동작 범위내에서 기능에 적합하도록 각 단별로 3~4 dBm의 차이를 두고서 설정되었으며, 전체이득목표인 47 dB와, 출력수준인 10 W가 되도록 설계하였다. 특히, 각단의 증폭기들은 앞단으로 갈수록 실제 동작점이 1 dB 압축점보다 점점 낮도록 선택되어 앞단에서의 비선형특성이 후단에서 증폭되어 전체안정도가 악화될 가능성을 낮추었으며, 또한 온도보상회로의 추가삽입으로 증폭기의 동작이 선형성과 안정성이 보장되도록 하였다. 10 W의 SSPA 성능을 만족시키기 위하여 설정된 각단의 세부사양을 그림 4에 도시하였다.

온도보상회로는 시스템의 온도변화시 이를 보상하여 시스템을 안정 시켜주는 조절회로로서 PIN 다이오드로 구성하였다. 또한, 1단, 2단, 그리고 3단 증폭기는 안정화된 고이득 증폭을 위해, 그리고 증폭기의 동작 주파수 대역이 넓도록 설계하였다. 4단과 5단 증폭기는 고출력 증폭기를 구동하기 위한 구동용 증폭부로서 동작하도록 설계하였으며, 6단과 7단 증폭기는 개별소자가 갖는 출력의 한계를 극복할 수 있는 평형증폭기를 사용해 최종출력전력을 얻을 수 있도록



항 목	1	2	3	4	5	6	7
소 자	PIN Diode 110B	μPG 52WF	FSX 053WG	FLC 103WG	FLC253 MH-8	FLM 7785-4C	FLM 7785-BC
이득 (dB)	15	10	9	8	8	7	6
최대 출력 전력 (dBm)			23	27	30	34	36

그림 4. SSPA의 세부 사양 (8 GHz에서)

Fig. 4. The specification of SSPA (at 8 GHz)

록 전력증폭에 중점을 두어 설계한 고출력 증폭부이다. 10 W의 고출력을 실현하기 위해서는 고가의 고출력용 소자를 필요로 하고, 또한, 소자의 고출력화에도 많은 기술적인 어려움이 따르므로, 보다 낮은 출력을 지닌 소자를 병렬로 결합하는 평형증폭방식을 이용하여 증폭기의 가용전력을 3 dB 증가시켜 상대적으로 고출력을 가능케 하였다. 이는 경제적인 측면에서 비용대 효과비를 높힐 뿐 아니라, 하나의 소자가 제 기능을 발휘하지 못하더라도 시스템의 전체 성능이 급격히 떨어지지 않는 장점이 있다.




그림 5. 전체 전력증폭기 시뮬레이션 결과

Fig. 5. The simulation result of total power amplifiers

그림 5는 7.7~8.5 GHz의 대역폭내에서 설계된 증폭기의 시뮬레이션 결과로서, 총이득은 47 ± 1 dB이며, 입출력 반사손실은 각각 -10 dB이하로, SSPA가 다른 주변회로와 연결될 때 전력손실과 반사파에 의한 신호왜곡이 최대한 방지될 수 있도록 설계하였다.

IV. 실험 및 검토

1. 제작

회로에 전원공급시 게이트 단자에 부전원이 인가되기 전에 드레인 단자에 전원이 인가될 경우, 갈륨비소 MESFET가 손상될 우려가 발생되므로 이를 방지하기 위해 부전원 보호회로를 DC 공급원으로 사용하였다. 또한, 여러요소의 원인으로 인한 바이어스 전원의 변화를 방지하기 위해 트래지스터를 이용한 능동 바이어스 회로를 사용해 전원을 안정하고 일정하게 공급하며, 회로상의 갈륨비소 MESFET가 최적의 상태로 동작할 수 있도록 회로를 설계, 제작하였으며, 각 증폭단의 동작 바이어스는 사용되는 소자의 개별적 특성과 성능에 적합하도록 선택하였다.

회로에 사용된 바이어스 스터브는 구형스터브보다 회로면적을 적게 차지하며, 대역폭이 넓은 부채꼴형 스터브(radial stub)를 사용하였으며, 정합회로에서는 접지단자가 필요없으며, 대역폭이 넓고, 초고주파 회로에서 대칭성을 이룰 수 있고, 회로제작시 에러율을 적게 할 수 있는 평형개방스터브(balanced open stub)를 사용하였다.⁽⁶⁾

본 연구의 증폭기는 3부분의 개별적 증폭단계로 구성되었으며, 각 단계에서의 동작조건과 요구되는 성능이 구분되므로 각 증폭단의 단계별로 개별적 설계




그림 6. SSPA의 실제 패턴도

Fig. 6. The pattern diagram of SSPA

와 제작, 성능 시험을 거친 후, 케스케이드 연결하여 최종 증폭기의 최종 성능을 측정하였다. 그리고, 각 증폭부와의 상호영향을 최소화하기 위해 각 증폭부 사이에 아이솔레이터를 삽입하였다.

그림 6은 비유전율 $\epsilon_r = 2.94$, 유전체 높이 $h = 0.473$ mm인 듀로이드 기판상에 마이크로스트립라인으로 제작한 각 증폭부의 실제 패턴도를 보여준다.

2. 성능측정 및 고찰

제작된 증폭기의 특성을 측정하기 위해 HP8510 네트워크 해석기가 사용되었다. 이 계측기는 20 dB 이하의 사용이득 한계를 갖고 있으므로, 계측기 보호를 위해 증폭기 출력단에 30 dB의 감쇠기를 삽입하여 증폭기의 소신호 이득을 측정하였다. 그림 7은 대역내에서 감쇠 30 dB를 포함해 46 ± 1 dB 정도의 총 이득 특성과 -30 dB 정도의 입력 반사손실을 보여준다. -30 dB 이하의 입력 반사손실은 입력측에 아이솔레이터의 삽입으로 설계치보다 더 좋은 특성을 보여준 결과이다.




그림 7. SSPA 이득 측정 결과

Fig. 7. The small signal gain of SSPA measured

본 논문에서 사용된 후지쯔 소자의 경우, 온도에 따른 각 소자의 이득 변화는 $-0.015 \sim -0.02$ dB/ $^{\circ}\text{C}$ 이다. 전력소자가 기능을 발휘하게 되면 열발생으로 인해 시스템의 온도는 상승하게 된다. 상온상태(25 $^{\circ}\text{C}$)에서의 이득과 온도상승시(65 $^{\circ}\text{C}$)에서의 이득의




그림 8. SSPA 이득 측정 결과 (1 dB 스케일)

Fig. 8. The small signal gain of SSPA measured (1 dB scale)




그림 9. SSPA 이득 측정 결과 (2시간 경과후)

Fig. 9. The small signal gain of SSPA measured (after 2 hours)

변화는 한 개의 소자당 0.6~0.8 dB의 감소를 가져온다. 그러므로, 8개의 소자를 사용시 4.8~6.4 dB의 총 이득 감소가 발생하게 된다. 이러한 온도변화에 따른 이득저하를 보상하기 위한 온도보상회로로서 PIN 다이오드를 사용하여 전압조정을 통한 감쇠량의 조절로서 해결하였다.

그림 8은 그림 7의 이득특성 결과를 5 dB 스케일에서 1 dB 스케일로 전환한 그래프이다. 그림 9에 온도 보상회로를 포함한 증폭기의 2시간 동작 후의 이득특성을 그림 8에서와 같은 1 dB 스케일로 도시하였다. 결과를 살펴보면, 대역폭안에서 거의 유사한 특성을 보여, 제작된 증폭기는 장시간 작동후에도 특성을 일정하게 유지할 수 있음을 알 수 있다.

그림 10에는 SSPA의 동작범위를 알려주는 1 dB 압축점을 측정하기 위한 블록도를 도시하였고, 그림 11에는 7.7 GHz, 8.1 GHz, 그리고 8.5 GHz의 3개 주파수에 대한 입력신호전력대 출력신호전력을 도시하였다.




그림 10. 전력측정을 위한 측정장비 블럭도

Fig. 10. The block diagram of test instrument for power measurement




그림 11. 3개 주파수에 대한 증폭기 최대출력전력 측정결과
Fig. 11. The Max. output powers measured for 3 frequencies

이 결과로부터 대역폭 내의 각 주파수에 대한 1 dB 압축점이 39.8~40.4 dBm으로, 제작된 SSPA는 전대역폭에서 설계된 10 W의 최대출력전력을 제공함으로 알 수 있다.

초고주파 증폭기의 경우, 여러신호가 입력됨에 따라 고조파에 의한 영향이 본 신호에 영향을 미칠수 있으므로 3차 혼변조전력이 중요한 파라미터가 되며, 이에 따라 2-톤 테스트(2-tone test)가 필수적이다.




그림 12. IM3 측정을 위한 측정장비 블럭도

Fig. 12. The block diagram of test instrument for IM3 measurement

표 1. 입력신호에 따른 혼변조전력 (8.1 GHz)

Table 1. IM3 from input power (at 8.1 GHz)

입력 전력	출력 전력	출력-3차 혼변조전력
-18 dBm	27 dBm	45.17 dBc
-11 dBm	34 dBm	23.67 dBc
-7.5 dBm	37.5 dBm	13.34 dBc




그림 13. 8.1 GHz와 8.11 GHz의 두 신호 입력시 3차 혼변조전력

Fig. 13. IM3 for 2 input signals (8.1 and 8.11 GHz)

이를 위해 그림 12와 같이 10 MHz 차이가 있는 8.1 GHz와 8.11 GHz의 두 신호를 신디사이저와 오실레이터를 통해 입력신호를 변화시켜 회로에 입력하여 3차 혼변조전력을 측정한 결과를 표 1에 도시하였다.

이 때, 출력전력 37.5 dBm에서의 측정결과 원신호와 3차 혼변조전력의 차가 13.34 dBc가 됨을 그림 13에 도시하였다.

V. 결 론

본 연구에서는 C밴드(7.7~8.5 GHz)에서 선형특성을 갖는 중계기용 고이득, 고출력 SSPA를 설계, 제작하였다. 8개의 소자로 제작된 증폭기의 소신호 전력이득은 46 ± 1 dB, 1 dB 압축점은 40 dBm으로 목적한 선형특성과 출력수준을 만족시키는 10 W용 SSPA를 구현하였다. 10 MHz 떨어진 두 주파수의 입력신호를 이용한 2-톤 테스트 결과, 출력전력 27 dBm에서 3차 혼변조전력이 원신호와 45.17 dBc, 출력전력 34 dBm에서 23.67 dBc, 그리고, 출력전력 37.5 dBm에서 13.34 dBc 차이가 발생하는 양호한 선형성을 제공하였다. 또한, 동작후 회로의 열발생으로 인한 이득 감소현상을 보상하는 온도보상회로를 장착하여, 장시간 동작후에도 이득 저하 현상을 방지하여, 증폭기가 안정한 상태에서 이득특성을 제공하도록 하였다. 본 연구에서 설계, 제작된 증폭기는 통신용 마이크로파 증계기의 하부시스템으로서 요구하는 성능에 부합되는 좋은 성능을 보여주었다.

회로설계시, 보다 정밀하고 규격화된 주변장치의 배열과 고출력신호에 대해 비선형기법을 이용하고, 알루미나 같은 높은 비유전율의 기판을 사용한다면 회로의 크기와 무게를 줄일 수 있으며, 보다 더 높은 주파수대역에서 성능이 향상된 SSPA를 구현할 수 있으리라 사료된다.

참 고 문 헌

- G. M. Blair, J. J. Daly and J. F. Moss, "Design and Characterization of a GaAs FET Power Amplifier for a 64 QAM Digital Radio Transmitter," *Microwave Journal*, pp. 141-150, Junuary 1988.
- W. C. Tsai, "A 5 Watt C-band FET amplifier," in 1978 IEEE MTT-S Int. Microwave Symp. Dig., pp. 285-287.
- Masaaki nakatani, Yoshinobu Kadowaki, and Takashi Ishii, "A 12-GHz 1 W GaAs MESFET Amplifier," *IEEE Trans. Microwave Theory Tech.*, vol. MTT-27, pp. 1066-1070, Dec. 1979.
- Guillermo Gonzalez, *Microwave Transistor Amplifiers Analysis and Design*, Prentice-Hall, Inc.
- J. B. Cohn, "Ku-band Solid State Power Amplifiers for The New European Satellites," *European Microwave Conference 23RD*, pp. 11-14, 1993.
- Robert Soares, *GaAs MESFET Circuit Design*, Artech House, Inc.
- Kenneth J. Russell, "Microwave Power Combining Techniques," *IEEE Trans. Microwave Theory Tech.*, vol. MTT-27, pp. 472-478, May. 1979.
- E. Wilkinson, "An N-Way Hybrid Power Divider," *IRF Trans. on Microwave Theory and Techniques*, vol. MTT-8, pp. 116-118, January 1960.
- Samuel Y. Liao, *Microwave circuit Analysis and Amplifier Design*, Prentice-Hall, Inc.
- L. I. Parad and R. L. Moynihan, "Split-Tee Power Divider," *IEEE Trans. Microwave Theory Tech.*, 13 pp. 91-95, 1965.
- 김 용구 외 3명, "C밴드에서 동작하는 반도체 전력증폭기의 구현," *추계종합학술대회 논문집*, 제 16권, 제2호, 대한전자공학회, pp. 195-198, 1993. 11.
- 백 종혁 외 3명, "대전력용 평형증폭기의 수동회로 구현," *추계종합학술대회 논문집*, 제16권, 제2호, 대한전자공학회, pp. 204-207, 1993. 11.
- 이 상준 외 3명, "C밴드 대역에서 작동하는 고이득 2단 전력증폭기 구현," *추계종합학술대회 논문집*, 제17권, 제1호, 대한전자공학회, pp. 129-132, 1994. 5.



朴 勉 達(Hyo-Dal Park) 정회원
1952년 6월 15일 생
1978년 2월 : 인하대학교 공과대학
전자공학과 공학사
1981년 2월 : 연세대학교 산업대학원
전자공학과 공학석사
1984년 6월 : (불) 국립 항공 우주 대
학 전자공학과 공학석사
1987년 7월 : (불) 국립 항공 우주 대학 전자공학과 공학박사
1977년 12월 ~ 1981년 6월 : (주) 대한 항공 기술부 기술직
사원
1983년 9월 ~ 1984년 7월 : (불) 국립 과학 연구원 소자 연
구실 연구원
1984년 9월 ~ 1987년 7월 : (불) 국립 우주 연구소 초고주파
연구실 연구원
1987년 8월 ~ 1992년 2월 : (주) 대한항공 항공기술연구원
수석연구원
1992년 3월 ~ 현재 : 인하대학교 공과대학 전자공학과 조교수
1992년 4월 ~ 현재 : 교통부 위성 항행 시스템 자문위원
1992년 12월 ~ 현재 : 한국통신학회 소자 및 부품 연구회 연
구위원
1993년 5월 ~ 현재 : 통신위성 우주산업연구회 학술분과 부
위원장
※ 주관심분야 : 초고주파시스템, 항공전자통신시스템, 원격
탐사



金 客 求(Yong-Koo Kim) 정회원
1968년 1월 1일 생
1993년 2월 : 인하대학교 전자공학과
졸업(공학사)
1995년 2월 : 인하대학교 전자공학과
대학원 졸업 예정(공학
석사)
※ 주관심분야 : 초고주파 회로 및
시스템, 무선통신시
스템