• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.488-490
• /
• 2018

본 연구에서는 급격한 스위칭 특성을 달성하기 위해 싱글단일-게이트 실리콘 채널에서 전하 캐리어의 양의 피드백을 이용하는 새롭게 설계된 피드백 전계 효과 트랜지스터를 제안한다. 에너지 밴드 다이어그램, I-V 특성, 문턱전압 기울기 및 on/off 전류 비는 TCAD 시뮬레이터를 이용하여 분석한다. 피드백 전계 효과 트랜지스터의 중요한 특징 중 하나인 히스테리시스의 특성을 보기 위해 게이트 절연막 물질과 게이트 전극물질을 변경하여 시뮬레이션을 진행했다. 이러한 특성변화는 피드백 전계효과 트랜지스터의 문턱전압 ($V_{TH}$)을 변화시켰고, 메모리 윈도우 폭이 작아지는 현상을 보였다.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.499-505
• /
• 2018

피드백 전계효과 트랜지스터는 채널 내부의 전자와 정공의 의해 발생하는 피드백 현상으로 이상적인 스위칭 특성을 갖기 때문에 최근 세계적으로 많은 연구가 진행되고 있다. 이 새로운 동작원리를 가지는 소자는 초저전력 스위칭 전자소자로 동작이 가능할 뿐만 아니라 채널 내부에 축적된 전자와 정공에 의한 히스테리시스 특성으로 메모리 소자로도 동작 가능하여 그 활용 범위가 넓다. 본 논문에서는 지금까지 제안된 다양한 구조의 피드백 전계효과 트랜지스터와 그 동작 메커니즘에 관해 확인하고 적용 가능 분야에 대해서 살펴본다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.115-117
• /
• 2022

피드백 전계 효과 트랜지스터(feedback field-effect transistor; FBFET)로 구성된 모놀리식 3차원 정적 랜덤 액세스 메모리(monolithic 3-dimensional static random access memory; M3D-SRAM)에 대해 TCAD(technology computer-aided design) 프로그램을 사용하여 전기적 특성을 조사하였다. FBFET로 구성된 M3D-SRAM(M3D-SRAM-FBFET)는 FDSOI(fully depleted silicon on insulator) 구조의 N형 FBFET와 N형 MOSFET(metal oxide semiconductor field effect transistor)로 이루어져 있으며 각각 하부와 상부에 위치한다. M3D-SRAM-FBFET의 메모리 동작 시, 공급 전압이 1.9 V에서 감소함에 따라 읽기 전류가 낮아졌으며, 공급 전압이 1.6 V 일 때 읽기 전류가 약 10배 감소하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 추계학술대회
• /
• pp.634-636
• /
• 2021

이번 연구에서는 피드백 전계 효과 트랜지스터(feedback field-effect transistor, FBFET)의 메크로 모델링에 대한 연구를 SPICE 시뮬레이터를 통해 진행했다. 기존에 제시된 FBFET의 메크로 모델은 두 개의 회로로 구성돼 있으며, 하나는 전하 축적 기능을 구현한 회로이며 다른 하나는 전류 생성 회로이다. 기존 전류 생성회로는 I_DS-V_GS 특성만 구현 가능하여 회로 예측에 어려움이 있다. 이를 해결하기 위해 전류 생성 회로에 다이오드를 추가함으로 I_DS-V_DS 특성까지 구현 가능한 모델을 제시한다.

• 전기전자학회논문지
• /
• 제27권4호
• /
• pp.386-390
• /
• 2023

본 연구에서는 기존 상보성 금속 산화막 반도체 공정을 활용하여 제작된 실리콘 나노시트(SiNS) 피드백 전계효과 트랜지스터(FBFET)의 준비휘발성 메모리 특성을 분석하였다. 과노광공정을 이용하여 형성된 SiNS 채널층의 폭은 180 nm이고 높이는 70 nm이었다. 양성 피드백 루프를 기반으로 동작하는 SiNS FBFET의 낮은 문턱전압이하 기울기는 1.1 mV/dec, ON/OFF 전류비는 2.4×10⁷이었다. 또한 SiNS FBFET는 50 초 동안 상태를 유지하는 메모리 특성을 보여 준휘발성메모리 소자로 활용 가능성을 제시하였다.

• 전기전자학회논문지
• /
• 제27권4호
• /
• pp.418-424
• /
• 2023

본 연구에서는 더블게이트 실리콘 나노시트 (SiNS) 피드백 전계효과 트랜지스터(FBFET)의 전기적 특성에 열처리가 미치는 영향을 분석하였다. 1000 초 동안 바이어스 스트레스를 인가했을 때 더블게이트 SiNS FBFET는 inversion layer의 전자에 의한 계면 트랩의 증가로 인해 채널 모드와 무관하게 negative bias stress 보다는 positive bias stress의 영향을 더 많이 받았다. 300 ℃에서 10 분 동안 열처리를 진행한 이후 소자는 원래의 특성을 완전히 회복하였으며 다시 1000 초 동안 바이어스 스트레스를 인가해도 특성이 변하지 않았다.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.284-287
• /
• 2017

본 연구에서는 3차원 소자 시뮬레이션을 통하여 단일 게이트 피드백 전계효과 트랜지스터의 전기적 특성과 채널 길이에 따른 메모리 윈도우 특성 변화를 확인하였다. 소자의 채널 길이는 50 nm에서 100 nm까지 변화시켜가며 시뮬레이션을 수행하였다. 시뮬레이션 결과 0에 가까운 문턱전압이하 기울기(< 1 mV/dec)와 ${\sim}1.27{\times}10^{10}$의 $I_{on}/I_{off}$ 비율을 얻었다. 또한 메모리 윈도우를 확인한 결과 채널 길이 50 nm의 소자는 0.31 V의 메모리 윈도우가 생성되었으나 채널 길이 100 nm의 소자는 메모리 윈도우가 생성되지 않았다.