• 전자공학회논문지
• /
• 제50권4호
• /
• pp.43-51
• /
• 2013

디지털 보청기에 적합한 저전력 3차 델타-시그마 모듈레이터를 설계하였다. 적분기의 출력 스윙을 최소화 하도록 모듈레이터 구조의 계수를 최적화하고, AB급 출력단을 갖는 2단 연산증폭기와 switched-capacitor 구조를 사용하여 전력소모를 최소화 하였다. 본 모듈레이터는 130nm CMOS 공정을 이용하여 제작되었으며, 샘플링 주파수가 3.2MHz일 때 100Hz-10kHz의 신호대역에서 79dB의 SNR(Signal-to-Noise Ratio)이 측정되었다. 전력소모는 1.2V 전원전압에서 $60{\mu}W$에 불과하며 A/D 변환기 코어의 크기는 $0.53mm{\times}0.53mm$ 이다.

• 한국정보통신학회논문지
• /
• 제6권3호
• /
• pp.427-433
• /
• 2002

차세대 블록 암호 표준인 AES(Advanced Encryption Standard) Rijndael(라인달) 암호 프로세서를 설계하였다. 단일 라운드 블록을 사용하여 라운드 변환을 반복 처리하는 구조를 체택하여 하드웨어 복잡도를 최소화하였다. 또한, 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 암.복호 처리율이 향상되도록 설계함으로써, 면적과 전력소모가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과 약 25.000개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖다.

• 대한전자공학회논문지SD
• /
• 제45권8호
• /
• pp.24-31
• /
• 2008

최근 휴대용 멀티미디어 기기에 있어서 파워 컨버터 블록이 매우 중요한 블록으로 부각되고 있다. 본 논문에서는 휴대 기기를 위한 고성능 DC-DC buck 컨버터를 설계하였다. DC-DC buck 컨버터의 컨트롤러에는 전류를 이용한 컨트롤 방법을 사용하였다. 설계된 전류 방식 DC-DC buck 컨버터는 standard $0.18{\mu}m$ 공정을 통하여 칩으로 제작 되었고, 전체 칩의 크기는 $1.2mm^2$이다. 제작된 칩은 $1\sim1.5MHz$의 주파수에서 동작 하였고, 최대 400mA의 부하 전류를 구동할 수 있다. 또한 컨버터의 최대 변환 효율은 86%이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.201-201
• /
• 2008

박형초음파모터의 구조는 그림 1(a) 와 같이 크로스형태의 앓은 스테이터에 윗면과 아랫면에 각각 8 개의 압전세라믹이 부착된 형태이다. 압전세라믹의 분극방향은 로터와 접촉하는 스테이터의 A, B, C, D 네 개의 타점에서 순차적인 타원변위가 생성되도록 결정된다. 유한요소해석프로그램인 ATILA 5.2.4를 사용하여 최적설계를 한 결과 폭 3[mm], 길이 18[mm], 두께 1.8[mm], Brass 재질, Mid surface clamp 조건에서 입력전압 18[Vrms] 일 때 0.3[${\mu}m$]의 변위를 보였다. 최적설계된 모델을 제작하였고, 정확한 실험결과를 얻기 위해서 푸쉬풀게이지, x-y스테이지, rpm 메타, 토크게이지를 이용하여 실험테이블을 구성하였다. 그림 1(b) 는 마이크로컨트롤러를 이용한 구동 드라이버를 보여준다. 한 주기에서 1/4분주의 순차적인 네 개의 구형파를 생성하고, 이를 push-pull회로를 동하여 90도의 위상차가 나는 정현파를 생성하여 초음파 모터의 구동전원으로 사용한다. 엔코더와 AD 컨버터를 이용하여 정속도 운전을 위한 피드백 제어가 된다. 제안된 구동드라이버를 이용하여 측정한 결과, 구동 주파수 88.6[kHz], 입력전압 [40Vrms], preload 0.2 [N]에서 130 [rmp] 의 속도와 25 [gfcm] 의 토크특성을 보였다. 압력전압을 증가시킬수록 속도는 선형적인 증가를 보였고, 토크는 이와 반대로 감소하는 특성을 보였다. 피드백 제어회로가 없는 경우에는 preload 변화에 따른 극심한 속도 변화를 보였고, 피드백 제어를 하였을 경우에는 0.2~0.4[N]의 범위에서 정속도 운전이 가능함을 확인하였다. 기존의 주파수발생기와 파워 엠프를 이용한 구동장비와의 특성비교에서도 큰 차이를 보이지 않았으며, 장시간의 운전에도 안정적인 구동이 가능함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제42권8호
• /
• pp.53-60
• /
• 2005

최근 낮은 기가비트급 광통신 집적회로의 구현에 sub-micron CMOS 공정이 적용되고 있다. 본 논문에서는 표준 0.35mm CMOS 공정을 이용하여 4채널 3.125Gb/s 차동 전치증폭기 어레이를 구현하였다. 설계한 각 채널의 전치증폭기는 차동구조로 regulated cascode (RGC) 설계 기법을 이용하였고, 액티브 인덕터를 이용한 인덕티브 피킹 기술을 이용하여 대역폭 확장을 하였다 Post-layout 시뮬레이션 결과, 각 채널 당 59.3dBW의 트랜스임피던스 이득, 0.5pF 기생 포토다이오드 캐패시턴스에 대해 2.450Hz의 -3dB 대역폭, 그리고 18.4pA/sqrt(Hz)의 평균 노이즈 전류 스펙트럼 밀도를 보였다. 전치증폭기 어레이의 공급전원은 단일전압 3.3V 이고, 전력소모는 92mw이다. 이는 4채널 RGC 전치증폭기 어레이가 저전력, 초고속 광인터컨넥트 분야에 적합함을 보여준다.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.57-65
• /
• 2002

본 논문에서는 CMOS로 구현된 2.5v 10-bit 300MSPS의 D/A 변환기를 제안하였다. 이를 위해 전체구조는 고속동작에 유리한 전류구동 방식의 8+2 분할 타입으로 상위 8-bit은 Thermometer Code 기법을 이용한 전류셀 매트릭스(Current Cell Matrix)로, 하위 2-bit은 이진 가중 전류열(Binary Weighted Current Array)로 설계하였다. 우수한 다이내믹 특성 및 고속 동작을 만족시키기 위해 낮은 글리치 에너지를 갖는 새로운 전류셀과 BDD(Binary Decision Diagram)에 의한 논리합성 기법을 활용한 새로운 역 Thermometer Decoder를 제안하였다. 제안된 DAC는 $0.25{\mu}m$, 1-Poly, 5-Metal, n-well CMOS 공정으로 제작되었으며, 유효 칩 면적은 $1.56mm^2$이고, 2.5V의 전원전압에서 84mW의 전력소모를 나타내었다. 모의실험 및 측정을 통해 최대 글리치 에너지는 0.9pVsec@fs=100MHz, 15pVsec@fs=300MHz로 나타났다. 또한 출력 주파수가 1MHz, 샘플링 주파수가 300MHz에서의 INL과 DNL은 약 ${\pm}$1.5LSB 이내로, SFDR은 45dB로 측정되었다.

• 전자공학회논문지
• /
• 제51권3호
• /
• pp.55-60
• /
• 2014

고속 통신을 위해서 0.11um CMOS 공정을 사용하여 40GHz 전압 제어 발진기 (VCO : Voltage Controlled Oscillatior)를 제작했다. 밀리미터 웨이브 대역에서 동작하는 VCO는 높은 성능을 얻기 위하여 스마트 바이어스 테크닉을 사용하였고 스파이럴 형태의 인덕터와 출력버퍼를 추가하여 LC형 구조로 설계했다. 제안하는 VCO의 동작범위는 34~40GHz이며, 이 주파수 대역은 밀리미터 웨이브 통신 시스템에 적합하다. VCO의 측정결과 -16dBm의 출력파워와 16%의 동작범위, 38GHz 중심주파수에서 -100.33dBc/Hz(@1MHz)의 위상잡음을 갖는다. 또한 1.2V 전원에서 PAD를 포함한 전체 소모전력은 16.8mW이다. VCO의 성능을 비교할 수 있는 FOMT의 값은 -183.3dBc/Hz로 이전의 VCO에 비해 우수한 성능을 확인했다.

• 전자공학회논문지
• /
• 제50권10호
• /
• pp.91-97
• /
• 2013

본 논문에서는 NTSC/PAL 아날로그 TV를 구동하기 위한 10-bit current steering D/A 변환기를 제안하였다. 제안하는 D/A 변환기는 50MS/s 의 동작속도를 가지며, 6+4 분할 구조로 설계되었다. 또한 새로운 개념의 자가보정 바이어스 기법을 적용하여 칩 내부의 종단저항을 사용하고도 공정오차를 최소화 하였다. 제안하는 D/A 변환기는 3.3V 0.11um 1-poly 6-metal CMOS 공정을 사용하여 제작되었다. 제작된 칩의 유효 면적은 $0.35mm^2$, 3.3V 전원전압 상에서 약 88mW의 전력소모를 나타내었다. 실험 결과는 변환 속도 50MS/s, 입력 주파수 1MHz에서 SFDR 63.1dB의 특성을 나타내었다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.63-70
• /
• 2013

본 논문은 외부 커패시터 없이 광범위 하게 높은 전원 공급 잡음 제거비(PSRR)을 갖는 선형 정류기(LDO)에 관한 것이다. 제안된 LDO는 높은 PSRR과 안정도를 유지하기 하기 위해 nested Miller 보상 기술을 사용하였고, 내부적으로 캐스코드(cascode) 보상과 전류버퍼(current buffer) 보상 기술을 사용하였다. 또한 외부의 부하 커패시터가 없기 때문에 외부 하드웨어 비용을 최소화 하였고, 제안된 보상 기법을 사용하여 내부에 작은 커패시터를 사용하고도 안정도를 확보할 수 있었다. 설계된 LDO는 2.5V~4.5V의 입력 전압을 받아서 1.8V의 전압을 출력하고 최대 10mA의 부하 전류를 구동할 수 있다. 일반 0.18um CMOS 공정을 이용하여 제작하였고 면적은 300um X 120um 이다. 측정된 PSRR은 DC일 때 -76dB, 1MHz일 때 -43dB를 만족한다. 동작 전류는 25uA를 소모한다.

• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.26-33
• /
• 2010

본 논문은 SoC 응용에 가능한 멀티 채널 용량형 터치 센서 유닛과 간단한 공통프로세스 유닛, 스위치 어레이를 포함하여 C-T 방법으로 터치 입력을 처리하는 ASIC을 제안하였다. 본 터치 센서 ASIC은 작은 전류와 칩 면적의 장점을 갖는 C-T 변환 방식에 기반 하여 설계하였으며, 최소 센싱 해상도는 한 카운터 당 41 fF이며, 외부 부품 없이 동작하기 위해 내부 발진기 및 LDO 레귤레이터, $I^2C$를 내장하였다. 본 ASIC은 0.18 um CMOS공정으로 구현되어 있으며, 1.8 V와 3.3 V 전원을 사용한다. 전체 소비 전력은 60 uA이고, 면적은 0.26 $mm^2$이다.