• 한국정보통신학회논문지
• /
• 제14권1호
• /
• pp.183-190
• /
• 2010

본 논문에서는 외부 프로그램 전압으로 프로그램 가능한 로직 공정 기반의 eFuse OTP 셀을 제안하였다. 기존의 eFuse OTP 메모리 셀은 eFuse의 양극 (anode)에 연결된 SL (Source Line)으로 SL 구동회로의 전압강하를 거치면서 프로그램 데이터가 공급된 반면, 새롭게 제안된 eFuse 셀은 NMOS 프로그램 트랜지스터의 게이트에 프로그램 데이터가 공급되고 eFuse의 양극에 3.8V의 외부 프로그램 전압 (FSOURCE)이 전압강하 없이 공급된다. 그리고 제안된 셀의 FSOURCE 전압은 읽기 모드에서 0V 또는 플로팅 상태를 유지한다. 한편 본 논문에서는 FSOURCE 핀의 전압이 플로팅 상태인 경우는 회로적으로 0V로 바이어싱 하는 클램프 회로를 제안하였고, 로직 전압인 VDD (=1.8V)와 FSOURCE전압 사이에 스위칭 해주는 VPP 스위칭 회로를 제안하였다. 동부하이텍 $0.15{\mu}m$ generic 공정으로 설계된 8비트 eFuse OTP IP의 레이아웃 면적은 $359.92{\times}90.98{\mu}m^2$이다.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.317-326
• /
• 2016

본 논문에서는 OTP (One-Time Programmable) IP (Intellectual Property)의 개발비용을 절감하고 개발 기간을 단축하기 위해 로직 트랜지스터만 이용한 로직 eFuse (electrical Fuse) OTP IP를 설계하였다. 웨이퍼 테스트 시 테스트 장비에서 FSOURCE 패드를 통해 VDD (=1.5V)보다 높은 2.4V의 외부 프로그램 전압을 eFuse OTP IP에만 공급하므로 eFuse OTP 이외의 다른 IP에는 소자의 신뢰성에 영향을 미치지 않으면서 eFuse OTP cell의 eFuse 링크에 높은 전압을 인가하도록 하였다. 한편 본 논문에서는 128행 ${\times}$ 8열의 2D (Dimensional) 메모리 어레이에 직접 FSOURCE 전압을 인가하여 eFuse에 인가되는 프로그램 파워를 증가시키면서 디코딩 로직 회로를 저면적으로 구현한 eFuse OTP 셀을 제안하였다. 동부하이텍 $0.11{\mu}m$ CIS 공정을 이용하여 설계된 1Kb eFuse OTP 메모리 IP의 레이아웃 면적은 $295.595{\mu}m{\times}455.873{\mu}m$ ($=0.134mm^2$)이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.2277-2278
• /
• 2008

전력계통에서의 과전압은 계통의 상태 또는 외부상태인 대기의 방전의 결과로써 기원한다. 낙뢰에 의한 뇌서지는 여러 과전압 중에서 가장 큰 전압을 가진다. 절연요구사항에 대한 뇌 과전압의 크기를 특정화하고, 절연 섬락을 발생하는 위험한 뇌격전류를 발견하는 것은 전력계통의 설비 보호를 위한 중요한 요소이다. 본 논문에서는 과도해석 프로그램인 EMTP를 이용하여 송전선로 및 철탑을 모델링하고, 낙뢰에 인한 과전압이 발생하였을 때 송전선로 및 철탑에 어떻게 영향을 미치는지 모의하고 분석하였다.

• 한국정보통신학회논문지
• /
• 제12권7호
• /
• pp.1227-1234
• /
• 2008

본 논문에서는 자동차 전장용 Power IC, 디스플레이 구동 칩, CMOS 이미지 센서 등의 응용분야에서 필요로 하는 동기식 256-bit OTP(one-time programmable) 메모리를 설계하였다. 동기식 256-bit OTP 메모리의 셀은 고전압 차단 트랜지스터 없이 안티퓨즈인 NMOS 커패시터와 액세스 트랜지스터로 구성되어 있다. 기존의 3종류의 전원 전압을 사용하는 대신 로직 전원 전압인 VDD(=1.5V)와 외부 프로그램 전압인 VPPE(=5.5V)를 사용하므로 부가적인 차단 트랜지스터의 게이트 바이어스 전압 회로를 제거하였다. 그리고 프로그램시 전류 제한 없이 전압 구동을 하는 경우 안티퓨즈의 ON 저항 값과 공정 변동에 따라 프로그램 할 셀의 부하 전류가 증가한다. 그러므로 프로그램 전압은 VPP 전원 선에서의 저항성 전압 감소로 인해 상대적으로 증가하는 문제가 있다. 그래서 본 논문에서는 전압 구동 대신 전류 구동방식을 사용하여 OTP 셀을 프로그램 할 때 일정한 부하전류가 흐르게 한다. 그래서 웨이퍼 측정 결과 VPPE 전압은 5.9V에서 5.5V로 0.4V 정도 낮출 수 있도록 하였다. 또한 기존의 전류 감지 증폭기 대신 Clocked 인버터를 사용한 감지 증폭기를 사용하여 회로를 단순화시켰다. 동기식 256-bit OTP IP는 매그나칩 반도체 $0.13{\mu}m$ 공정을 이용하여 설계하였으며, 레이아웃 면적은 $298.4{\times}3.14{\mu}m2$이다.

• 한국정보통신학회논문지
• /
• 제14권8호
• /
• pp.1877-1886
• /
• 2010

본 논문에서는 전기적인 퓨즈 프로그래밍을 이용한 1T-SRAM 리페어용 리던던시 제어 회로를 설계하였다. 공급전원이 낮아지더라도 외부 프로그램 전원을 사용하여 높은 프로그램 파워를 eFuse (electrical fuse)에 공급하면서 셀의 읽기 전류를 줄일 수 있는 듀얼 포트 eFuse 셀을 제안하였다. 그리고 제안된 듀얼 포트 eFuse 셀은 파워-온 읽기 기능으로 eFuse의 프로그램 정보가 D-래치에 자동적으로 저장되도록 설계하였다. 또한 메모리 리페어 주소와 메모리 액세스 주소를 비교하는 주소 비교 회로는 dynamic pseudo NMOS 로직으로 구현하여 기존의 CMOS 로직을 이용한 경우 보다 레이아웃 면적을 19% 정도 줄였다. 전기적인 퓨즈 프로그래밍을 이용한 1T-SRAM 리페어용 리던던시 제어 회로는 동부하이텍 $0.11{\mu}m$ Mixed Signal 공정을 이용하여 설계되었으며, 레이아웃 면적은 $249.02{\times}225.04{\mu}m^{2}$이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 C
• /
• pp.2069-2071
• /
• 2005

본 연구에서는 플라즈마 식각 공정 시 식자률, 선택비, wafer 손상등과 중요한 관련이 있는 이온 에너지 분포(IED)를 측정하기 위해서 챔버 내에 직접적으로 분석기를 설치하지 않고 챔버 외부에서 비 침투적(noninvasive)인 방법을 사용하여 측정하였다. 이 방범은 신호선 중 한 곳에 측정 점을 잡기 위한 연결 장치만 필요하며 그곳에서의 전안 신호와 전류 신호를 오실로스코프에서 측정한 후 미리 얻어진 챔버 구조 모델링 계수 등을 통해 실제 바이어스 전극에 걸리는 전압 및 전극에서 플라즈마로 흐르는 전류를 유추한다. 전압 및 전류측정값과 power balance와 particle balance를 적용하여 얻은 플라즈마 특성 상태 변수들을 사용하여 oscillating step sheath model을 기반으로 한 분석 프로그램을 통해 실시간 이온에너지 분포 결과를 얻었다. 실제 공정 시 바이어스 주파수 변화, 바이어스 파워 변화, 소스 파워변화 조건 등에 따른 이온 에너지 분포 측정 및 분석을 통해 비 침투적측정방법 적용의 가능성과 장점을 확인하였다.

• 조명전기설비학회논문지
• /
• 제15권6호
• /
• pp.15-19
• /
• 2001

본 논문은 SSSC와 UPEC의 모델링과 정태해석에 미치는 영향을 분석하였다. SSSC는 선로전류와 90도의 위상차를 갖도록 삽입전압원을 제어함으로써 선로의 유효전력을 제어하도록 하였으며, UPFC는 선로에 직·병렬로 연결된 변압기를 통하여 삽입전압원의 크기와 위상을 제어함으로써 선로의 유효·무효전력과 모선전압을 제어하도록 하였다. 시뮬레이션은 전력계통해석용 소프트웨어인 PSS/E를 사용하였으며, PSS/E의 외부매크로 프로그램인 IPLAN을 사용하여 PSS/E에서 아직 제공되지 않는 SSSC와 UPFC의 모델링 구현하였다. 모의해석 결과 계통변화에 의한 모선전압 변화시에 UPFC에 의한 모선전압 개선의 효과가 SSSC보다 넓은 범위에 걸터 효과적임 을 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.408-420
• /
• 2003

이 논문에서는 1) 넓은 잠금 범위를 위한 이중 루프 동작과 2) 차세대 패키지 스큐 개선에 대한 전압 발생기와 안티퓨즈 회로를 사용한 프로그래머블 레프리카 딜레이, 두 가지 이점을 갖는 Delay Lock Loop(DLL)을 기술하였다. 이중 루프 동작은 차동 내부 루프 중 하나를 선택하기 위해 외부 클럭과 내부 클럭 사이의 초기 시간차에 대한 정보를 사용한다. 이를 이용하여 더 낮은 주파수로 DLL의 잠금 범위를 증가시킨다. 덧붙여서, 전압발생기와 안티퓨즈 회로를 사용한 프로그래머블 레프리카 딜레이의 결합은 패키지 공정 후에 온-오프 칩 변화로부터 발생하는 외부 클럭과 내부 클럭 사이에 스큐 제거를 해준다. 제안된 DLL은 0.16um 공정으로 제조되었고, 2.3v의 전원 공급과 42㎒ - 400㎒의 넓은 범위에서 동작한다. 측정된 결과는 43psec p-p 지터와 400㎒에서 52㎽를 소비하는 4.71psec 실효치(rms)지터를 보여준다.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.319-325
• /
• 2020

본 논문에서 모바일 기기에 적용하는 DCM DC-DC 벅 변환기를 설계하였다. 이 변환기는 안정된 동작을 위한 보상기, PWM 로직과 파워 스위치로 구성되어 있다. 작은 하드웨어 폼-팩터를 얻기 위하여 칩 외부에서 사용하는 소자의 갯수를 최소화하여야 하며 이는 효율적인 주파수 보상과 디지털 스타트-업 회로로 구현하였다. 매우 작은 부하 전류에서 효율의 감소를 막기 위하여 버스트-모드 동작도 구현하였다. DCM 벅 변환기는 0.18um BCDMOS 공정으로 제작되었다. 2.8~5V의 입력 전압 범위에 대하여 출력 전압 값은 외부 저항 소자를 사용하여 1.8V로 프로그램 되었다. 1MHz의 스위칭 주파수 및 100mA의 부하 전류에서 측정된 최대 효율은 92.6%이다.

• 전기전자학회논문지
• /
• 제13권3호
• /
• pp.1-6
• /
• 2009

인체효과로 인해 발생된 안테나 성능의 저하를 보상하기 위하여 외부 보상회로를 설계하였다. 두 가지의 보상회로의 구조를 비교하여 스위치 스트레스를 최소화할 수 있는 구조를 선택하였다. 이후 선택된 보상 회로를 이용하여 저전압에서 사용할 수 있는 MEMS 스위치를 제공받아 FET스위치와 비교하고, 이 스위치를 휴대용 단말기에 적용하여 실험하였다. 이때 안테나로부터의 반사파를 감지하는 회로를 추가하여 인체효과 발생 시 자동적으로 보상회로가 동작되도록 프로그램 하여 데모시스템을 구축하였다. 이 시스템을 이용하여 인체효과 발생으로 인한 안테나의 성능을 보상회로를 동작시킴으로써 방사전력이 2.5dB 향상되는 것을 확인하였다.