Design of a redundancy control circuit for 1T-SRAM repair using electrical fuse programming
![]() |
Lee, Jae-Hyung
(창원대학교)
Jeon, Hwang-Gon (창원대학교) Kim, Kwang-Il (창원대학교) Kim, Ki-Jong (창원대학교) Yu, Yi-Ning (창원대학교) Ha, Pan-Bong (창원대학교) Kim, Young-Hee (창원대학교) |
1 | M. Horiguchi, J. Etoh, M. Aoki, K. Itoh, and T. Matsumoto, "A flexible redundancy technique for high-density DRAMs," IEEE J. Solid-State Circuits, vol. 26, no. 1, pp. 12-17, Jan. 1991. DOI ScienceOn |
2 | K. N. Lim, S. S. Kang, J. H. Choi, J. H. Joo, Y. S. Lee, J. S. Lee, S. I. Cho, and B. G. Ryu, "Bit Line Coupling Scheme and Electrical Fuse Circuit for Reliable Operation of High Density DRAM," in Symp. VLSI Circuits. Dig. Tech. Papers, Jun. 2001, pp. 33-34 |
3 | J. K. Wee, K. S. Min, J. T. Park, S. P. Lee, Y. H. Kim, T. H. Yang, J. D. Joo, and J. Y. Chung, "A Post-Package Bit-Repair Scheme Using Static Latches with Bipolar-Voltage Programmable Antifuse Circuit for High-Density DRAMs," IEEE J. Solid-State Circuits, vol. 37, no. 2, pp. 251-254, Feb. 2002. DOI ScienceOn |
4 | 이재형, 강민철, 김려연, 장지혜, 하판봉, 김영희, "Logic 공정 기반의 비동기식 1Kb eFuse OTP 메모 리 IP 설계," 한국해양정보통신학회논문지, vol. 13, no. 7, pp. 1371-1378, Jul. 2009. 과학기술학회마을 |
5 | 조규삼, 김미영, 강민철, 장지혜, 하판봉, 김영희, "외부프로그램 전압을 이용한 8비트 eFuse OTP IP 설계," 한국해양정보통신학회논문지, vol. 1, no. 14, pp. 183-190, Jan. 2009. 과학기술학회마을 |
6 | 권오삼, 민경식, "디스플레이 IC 내장형 Dual-port 1T- SRAM를 위한 간단한 시프트 로직 회로를 이용한 데이터라인 리던던시 회로," 전기전자학회논문지, vol. 11, no. 4, pp. 129-136, Dec. 2007. 과학기술학회마을 |
7 | W. Leung, F. Hsu, and M. E. Jones, "The ideal SoC memory: 1T-SRAM," in Proc. IEEE ASIC/SoC Conf., Sep. 2000, pp. 32–36 |
8 | R. T. Smith, J. D. Chlipala, J. F. M. Bindels, R. G. Nelson, F. H. Fischer, and T. F. Mantz, "Laser Programmable Redundancy and Yield Improvement in a 64K DRAM," IEEE J. Solid-State Circuits, vol. 16, no. 5, pp. 506-514, Oct. 1981. DOI |
![]() |