• 한국광학회지
• /
• 제24권6호
• /
• pp.342-346
• /
• 2013

고출력 LED 패키지의 방열 특성 향상을 위하여, 다이 접합부에 실리콘 접착제와 금속 패턴의 병렬 접합 구조를 적용하여 열 유동 해석을 수행하였다. 그 결과, LED 칩에서 발생한 열은 주로 금속 패턴 구조물을 통해 기판으로 효과적으로 전달되고 있으나, 패턴 구조물의 크기에 따라 효율의 차이가 있음을 확인하였고, 그 효과를 정량화하기 위해 정규화 길이를 도입하여 칩과 금속 패턴 구조물의 면적에 따른 열 저항을 비교하였다. 정규화 길이가 길어지면 금속 패턴 구조물에 의한 열 우회 경로가 칩에 고르게 분포하여 열 저항이 감소하였으며, 그 값은 단순 병렬 열 저항 이론 값보다 다소 큰 수치로 수렴하지만, 충분한 열 저항 개선 효과를 얻을 수 있었다.

• 자원리싸이클링
• /
• 제31권1호
• /
• pp.3-11
• /
• 2022

실리콘은 지각에서 가장 풍부한 금속 원소이다. 금속급 실리콘(MG-Si)은 제강공정의 탈산제, 알루미늄 산업에서 합금 원소, 유기실레인 제조, 태양전지 등의 전자산업에 사용되는 전자급 실리콘 생산 등 산업적으로 널리 응용되는 중요한 금속이다. MG-Si는 전기 아크로에서 석탄, 코크스 또는 목재 칩의 형태인 탄소와 함께 이산화규소를 용융환원하여 만들어진다. MG-Si는 Siemens 공정과 같은 화학 처리를 통해 정제되며, 대부분의 단결정 실리콘은 쵸크랄스키 방식으로 만들고 있다. 이러한 제련 및 정제 방법은 2차 실리콘 자원으로부터 새로운 재활용 공정을 개발하는 데 기여할 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제41권2호
• /
• pp.1-8
• /
• 2004

STM-1 체계의 광통신용 광모듈 송수신부에 내장하기 위한 155.52 Mbps 트랜시버 ASIC을 0.6 ㎛ 2-poly 3-metal 실리콘 CMOS 기술을 이용하여 설계하였다 설계된 ASIC은 시스템에 의해서 처리된 155.52 Mbps 데이터 신호를 LD를 통하여 광신호로 변환하여 상대 시스템으로 송신하는 트랜스미터의 역할과, 상대 시스템으로부터 전송되어온 155.52 Mbps 광신호를 PD로 수신하여 전기신호로 변환하고 원형으로 복구하는 리시버의 역할을 한다. 트랜스미터와 리시버를 하나의 실리콘 기판에 집적하여 단일칩 형태의 트랜시버를 설계하기 위하여, 잡음 및 상호 간섭 현상을 방지하기 위한 배치 상의 소자 격리 방법뿐만 아니라 전원분리, 가드링, 격리장벽 등을 도입한 새로운 설계 방법을 적용하였다. 설계된 칩의 크기는 4 × 4 ㎟이며, 5 V 전원 공급상태에서 소모전력은 900 ㎽로 예측할 수 있었다.

• 전자공학회논문지D
• /
• 제35D권9호
• /
• pp.77-86
• /
• 1998

본 논문에서는 정전용량형 센서 칩과 CMOS 인터페이스 칩으로 구성된 투 칩 집적화 습도 센서를 개발하였다. (100) 실리콘 기판위에 폴리이미드 박막을 이용해서 제작된 습도 센서 칩은 넓은 습도 및 온도 범위에 걸쳐 우수한 직선성(0.72%FS), 낮은 히스테리시스(<3%), 작은 온도계수(-0.0285∼-0.0542 pF/K)를 나타내었다. 40℃/90%RH에서 9주동안 방치한 후 측정된 정전용량은 약 2∼3% 변하였다. 신호처리 회로는 1.2-㎛, one poly double metal CMOS 공정으로 제작하였다. 측정된 센서 출력 전압은 상대습도에 비례해서 변하였으며, 이론치와 잘 일치하였다.

• Korean Chemical Engineering Research
• /
• 제47권1호
• /
• pp.1-10
• /
• 2009

작은 크기의 고기능성 휴대용 전자기기 수요의 급증에 따라 기존에 사용되던 수평구조의 2차원 칩의 크기를 줄이는 것은, 전기 배선의 신호지연 증가로 한계에 도달했다. 이러한 문제를 해결하기 위해 칩들을 수직으로 적층한 뒤, 수평 구조의 긴 신호배선을 짧은 수직 배선으로 만들어 신호지연을 최소화하는 3차원 칩 적층기술이 새롭게 제안되었다. 3차원 칩의 개발을 위해서는 기존에 사용되던 반도체 공정들뿐 아니라 실리콘 관통 전극 기술, 웨이퍼 박화 기술, 웨이퍼 정렬 및 본딩 기술 등의 새로운 공정들이 개발되어야 하며 위 기술들의 표준 공정을 개발하기 위한 노력이 현재 활발히 진행되고 있다. 현재까지 4~8개의 단일칩을 수직으로 적층한 DRAM/NAND 칩, 및 메모리 칩과 CPU 칩을 한꺼번에 적층한 구조의 성공적인 개발 결과가 보고되었다. 본 총설에서는 이러한 3차원 칩 적층의 기본 원리와 구조, 적층에 필요한 중요 기술들에 대한 소개, 개발 현황 및 앞으로 나아갈 방향에 대해 논의하고자 한다.

• IT SoC Magazine
• /
• 통권2호
• /
• pp.34-38
• /
• 2004

실리콘 처리 기술의 고속화 요구와 유무선 환경에서 동영상 통신이 가능한 비디오 폰, 영상 회의 시스템, 이동 통신용 단말기 등의 전자 제품 사용자의 급증은 시스템을 하나의 칩에 집적화하는 SoC(System-On-a-Chip) 설계 기술을 요구하고 있다. 칩의 복잡도와 SoC 제품의 생산성 차이가 계속적으로 증가함에 따라 현재의 IC 설계 방법으로는 SoC 제품의 성능과 요구의 변화를 만족시킬 수 없다. 칩의 면적을 최소화하고 성능을 최대화하며 게이트 수준의 최적화를 통한 기존의 셀 기반 설계 방법으로는 설계의 생산성 문제를 해결할 수 없다. 이러한 문제를 해결 위한 새로운 설계 방법인 IP 재사용을 기반으로 한 플랫폼 기반 설계가 제시되었다. 플랫폼 기반 설계는 SoC 제품을 빠르게 개발하기 위한 응용 기반 통합 플랫폼과 재사용이 가능한 IP(Intellectual Property) 이용한 플랫폼 기반 설계(Platform-Based Design) 방법이다. 새로운 설계 방법은 90% 이상의 IP 재사용을 통해서 설계 시간을 단축하며, 시스템 수준에서의 최적화를 통해서 제품의 시장 경쟁력(Time-to-Market)의 문제를 해결하기 위한 방법이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.276-278
• /
• 2003

본 논문에서는 축대칭 유한요소법을 이용하여 고주파에서 사용하는 스파이럴 인덕터를 분석하였다. 스파이럴 인덕터는 고주파 운용시 인덕터 도체에서 발생하는 표피 효과와 근접 효과, 실리콘 기판의 전도성으로 인한 와전류에 의한 저항 손실, 그리고 대류 전류에 의한 기생 용량으로 인덕턴스의 감소와 같은 현상이 발생한다. 이러한 다양한 전자기적 기생 효과들이 실리콘 기판에서 스파이럴 인덕터의 성능을 저하시키게 된다. 그러므로 이러한 점들이 실리콘 기판에서 스파이럴 인덕터를 설계 및 모델링 함에 있어서 동기를 부여해 준다. 그래서 우리는 복잡한 형상에도 적용이 용이한 유한요소법을 이용하여 스파이럴 인덕터를 해석 및 설계하였다.

• 마이크로전자및패키징학회지
• /
• 제14권4호
• /
• pp.9-14
• /
• 2007

본 연구에서는 가속화 조건에서의 비전도성 접착제가 사용된 플립칩 패키지의 열적 신뢰성에 관하여 평가하였다. 실리콘 칩에 $17{\mu}m$두께의 Au 범프를 형성하고 무전해 Ni/Au 도금과 Cu 패드의 두께가 각각 $5{\mu}m$와 $25{\mu}m$로 형성된 연성 기판을 사용하여 플립칩 패키지를 형성하였다. 유리전이온도가 $72^{\circ}C$인 비전도성 접착제를 사용하여 플립칩을 접합시킨 후 열충격 시험과 항온항습 시험을 실시하였다. 열충격 싸이클과 항온항습 유지 시간이 증가할수록 플립칩 패키지의 전기 저항이 증가하는 것을 확인할 수 있었다. 이는 Au 범프와 Au 범프 사이의 균열, 칩과 비전도성 접착제 또는 기판과 비전도성 접착제 사이의 층간 분리에 의한 것으로 사료된다. 또한 항온항습 하에서의 전기 저항의 변화가 열충격하에서 보다 큰 것을 확인할 수 있었다. 따라서 비전도성 접착제가 사용된 플립칩 패키지는 온도보다 습기에 더욱 민감하다는 것을 알 수 있었다.

• 한국위성정보통신학회논문지
• /
• 제8권4호
• /
• pp.124-129
• /
• 2013

PPS 구조가 삽입된 N형 실리콘 제어 정류기 소자를 마이크로 칩의 고전압 I/O 응용을 위해 연구하였다. 종래의 NSCR_PPS_Std 표준소자는 매우 낮은 스냅백 홀딩 전압을 갖는 전형적인 SCR 특성을 가지고 있어 정상적인 동작 동안 래치업 문제가 나타나는 것으로 보고되고 있다. 그러나 본 연구에서 제안하는 CPS 및 부분적으로 형성된 P-Well(PPW) 구조를 갖는 변형된 NSCR_PPS_CPS_PPW 소자는 높은 래치업 면역과 트리거링 전압의 조절이 용이한 안정한 ESD 보호 성능을 나타내어 고전압 동작용 마이크로 칩의 정전기보호 소자로 적용 가능함을 확인하였다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2009년도 춘계학술발표논문집
• /
• pp.372-375
• /
• 2009

반도체 봉지재란 실리콘 칩, 골드와이어, 리드프레임 등의 반도체 소지를 열, 수분, 충격으로부터 보호하기 위해 밀봉하는 재료로서 EMC(Epoxy Moding Compound)가 가장 많이 쓰인다. EMC는 기계적, 전기적 성능향상을 위한 무기재료로 실리카(Silica), 열에 의해 경화되어 3차원 경화구조를 형성하는 에폭시수지, 빠른 경화특성을 부여하기 위한 경화제로서의 페놀수지, 유기재료와 무기재료 사이의 결합력을 높이기 위해 커플링제, 카본블랙, 이형성 확보를 위한 왁스(Wax), 착색제(Colorant), 난연제(Flame Retardant)등의 첨가제로 구성되는 복합소재로써 본 연구에서는 에폭시의 유형에 따른 용융 실리카를 주충진재로 하여 각각의 봉지재의 첨가제를 기준으로 할 때 다양한 형태의 친환경 비할로겐계 반응형 난연제를 합성하는 기술을 개발하고 비 할로겐계 및 Sb 계 첨가형 난연제의 혼용 배합을 통해 친환경 EMC용 난연제의 제조기술을 개발하였다. 이들 EMC의 요구특성은 요구특성은 외부환경으로부터 칩 보호, 칩을 전기적으로 절연특성 유지, 칩의 작동시 발생되는 열의 효과적인 방출 특성 유지, 실장(Board Mounting)의 간편성 특성을 확보해야 하는 특성을 지니고 있어 이들 요구특성에 적합한 특성조사가 함께 이루어졌다.