• 제목/요약/키워드: 디지털-아날로그 변환기

검색결과 218건 처리시간 0.025초

지상파 디지털 방송용 TV 튜너 설계 및 구현 (The Design and Implementation of TV Tuner for the Digital Terrestrial Broadcasting)

  • 정영준;김재영;최재익;박재홍
    • 한국전자파학회논문지
    • /
    • 제11권2호
    • /
    • pp.302-312
    • /
    • 2000
  • 8-VSB(Vestigial Side- Band) 변조 기술을 이용하여 ATSC(Advanced Television Systems Committee) 규격을 만족하늑 디지털 TV 듀너를 개발하였다. 이중(double) 주파수 변환 방식 및 능동 트래킹 여파기를 이용하여 이미지 응답 및 IF(Intermediate Frequency) Beat성분들의 억압, 인접 채널과 다채널 수신 시 상호 간섭배제 성능올 만족한 수 있도록 하였다. 제작된 디지털 TV 튜너는 디지털 성능 평가에 필수적인 넓은 동작 범위, 통과 대역에서의 평탄도 및 낮은 위상 잡음 성능을 만족할 뿐만 아니라 아날로그 및 디지털 TV 수선기에 동시에 이용될 수 있다.

  • PDF

Verilog-A를 이용한 파이프라인 A/D변환기의 모델링 (Modeling of Pipeline A/D converter with Verilog-A)

  • 박상욱;이재용;윤광섭
    • 한국통신학회논문지
    • /
    • 제32권10C호
    • /
    • pp.1019-1024
    • /
    • 2007
  • 본 논문에서는 무선 랜 시스템용 10비트 20MHz 파이프라인 아날로그-디지털 변환기 설계를 위해서 Verilog-A 언어를 사용하여서 모델링하였다. 변환기내 샘플 / 홀드 증폭기, 비교기, MDAC 및 오차 보정 회로 등의 구성회로들을 각각 모델링해서 모의실험 한 결과 HSPICE를 이용한 모의 실험 시간보다 1/50배로 단축되어서 시스템 모델링에 적합함을 확인하였다.

센서용 Incremental 델타-시그마 아날로그 디지털 변환기 설계 (Incremental Delta-Sigma Analog to Digital Converter for Sensor)

  • 정진영;최단비;노정진
    • 전자공학회논문지
    • /
    • 제49권10호
    • /
    • pp.148-158
    • /
    • 2012
  • 본 논문에서는 센서용 incremental 델타-시그마 아날로그 디지털 변환기를 설계 하였다. 회로는 크게 pre-amplifier, S & H (sample and hold) 회로, MUX와 델타-시그마 모듈레이터, 그리고 데시메이션 필터로 구성 되어 있다. 델타-시그마 모듈레이터는 3차 1-bit 구조이고 $0.18{\mu}m$ CMOS 공정을 사용 하였다. 설계된 회로는 테스트 결과 5 kHz 신호 대역에서 signal-to-noise and distortion ratio (SNDR)는 87.8 dB의 성능을 가지고, differential nonlinearity (DNL)은 ${\pm}0.25$ LSB (16-bit 기준), integral nonlinearity (INL)은 ${\pm}0.2$ LSB 이다. 델타-시그마 모듈레이터 전체 소비 전력은 $941.6{\mu}W$ 이다. 최종 16-bits 출력을 얻기 위하여 리셋을 인가하는 N cycle을 200 으로 결정하였다.

퍼지 펄스폭 변조 궤환 제어: 전역적 지능형 디지털 재설계 접근법 (Fuzzy Pulse-Width-Modulated Feedback Control: Global Intelligent Digital Redesign Approach)

  • 이호재;주영훈;박진배
    • 한국지능시스템학회논문지
    • /
    • 제15권1호
    • /
    • pp.92-97
    • /
    • 2005
  • 본 논문은 비선형 제어 시스템을 효과적으로 모사하는 TS(Takaki-Sugeno: TS) 퍼지 시스템의 펄스폭 변조 (Pulse-Width Modulated: PWM) 제환 제어기 설계 기법을 논의한다. 효율적이며 신뢰할만한 퍼지 PWM 제어기를 설계하기 위하여 전역적 지능형 디지털 재설계 기법(global intelligent digital redesign)을 이용한다. 우선 잘 설계된 아날로그 퍼지 제어기를 설계한 후 전역적 지능형 디지털 재설계 기법을 이용하여 디지털 퍼지 제어기를 설계한다. 유사한 전역적 상태정합 개념을 이용하여 재설계된 디지털 퍼지 제어기론 퍼지 PWM 제어기로 변환한다. 또한 재설계된 퍼지 PWM 제어기의 안정화 가능성을 조사한다.

표준 센서 출력신호를 5V 전압-출력을 변환하는 디지털 계측 증폭기 설계 (A Design of Digital Instrumentation Amplifier converting standard sensor output signals into 5V voltage-output)

  • 차형우
    • 대한전자공학회논문지SD
    • /
    • 제48권11호
    • /
    • pp.41-47
    • /
    • 2011
  • 산업용 표준 센서 신호처리를 위해 다양한 입력신호를 5V 전압 출력으로 변환하는 새로운 디지털 계측 증폭기(DIA)를 설계하였다. 이 계측 증폭기는 상용의 계측증폭기, 7개의 아날로그 스위치, 2개의 1.0V와 -10.0V의 기준전압, 그리고 4개의 저항기로 구성된다. 신호 변환원리는 입력신호에 따라 저항기와 기준전압을 디지털적으로 선택하여 5V의 출력전압을 얻도록 회로 구성을 바꾸는 것이다. 시뮬레이션 결과 DIA는 0V~5V, 1V~5V, -10V~+10V, 그리고 4mA~20mA의 입력신호에 대하여 우수한 0~5V 출력전압 특성을 얻을 수 있다는 것을 확인하였다. 4가지 입력 신호에 대하여 비선형오차는 0.1%이하이다.

온도변화에 안정한 시간-디지털 변환 회로 (Temperature Stable Time-to-Digital Converter)

  • 최진호
    • 한국정보통신학회논문지
    • /
    • 제16권4호
    • /
    • pp.799-804
    • /
    • 2012
  • 시간 정보를 디지털 정보로 변환하기 위한 아날로그 지연소자를 사용하는 시간-디지털 변환회로를 설계하였다. 설계된 회로는 동작 온도가 변화하더라도 안정된 출력을 얻을 수 있도록 설계하였으며, HSPICE 시뮬레이션을 통하여 동적을 확인하였다. 설계된 지연소자는 온도가 $-20^{\circ}C$에서 $70^{\circ}C$까지 변화할 때 상온에 비해 -0.18%-0.126%의 지연시간 변화율을 보였다. 그리고 이를 이용하는 시간-디지털 변환회로에서 온도가 $-20^{\circ}C$에서 $70^{\circ}C$까지 변화하고 디지털 출력 값이 15가 되었을 때의 시간을 비교하면, 상온에 비하여 -0.18%에서 0.12%의 시간차를 보였다. 그러나 온도 변화에 안정화되지 않은 시간-디지털 변환회로의 경우 상온에 비하여 -1.09%에서 1.28%의 시간차를 보였다.

전류 모드 동작에 기반한 2.4GHz 저전력 직접 변환 송신기 (A 2.4-GHz Low-Power Direct-Conversion Transmitter Based on Current-Mode Operation)

  • 최준우;이형수;최치훈;박성경;남일구
    • 대한전자공학회논문지SD
    • /
    • 제48권12호
    • /
    • pp.91-96
    • /
    • 2011
  • 본 논문에서는 전류 모드 동작에 기반한 IEEE 802.15.4 규격을 만족하는 2.4GHz 저전력 직접 변환 송신기를 제안하고 $0.13{\mu}m$ CMOS 공정을 이용하여 구현하였다. 제안된 송신기는 디지털-아날로그 변환기, 저역통과 필터, 가변 이득 I/Q 상향 혼합기, 구동 증폭기 및 LO 버퍼를 포함하는 주파수 나누기 2회로로 구성되어 있다. 디지털-아날로그 변환기와 저역통과 필터(LPF), 가변이득 I/Q 상향 혼합기의 트랜스컨덕터 단을 하나의 전류 미러 회로로 합친 간단한 구조를 제안하여 전력 소모를 줄이면서 선형성을 향상할 수 있도록 하였다. 구동 증폭기는 캐스코드 타입의 증폭기로 제어 신호를 이용하여 이득을 조절할 수 있게 하였고, 외부 4.8GHz 신호를 받아 주파수 나누기 2 전류 모드 로직 (CML) 회로를 사용하여 2.4GHz I/Q 차동 LO 신호를 생성하도록 설계하였다. 구현한 송신기는 30dB의 이득 조정 범위를 가지면서 0dBm의 최대 출력 신호에서 33dBc의 LO 누설 성분, 40dBc의 3차 하모닉 성분의 특성을 보이며, 구현한 칩의 면적은 $1.76mm{\times}1.26mm$으로 전력소모는 1.2V 단일 전원 전압으로부터 10.2mW이다.

벅-부스트 형 태양전력 조절기의 디지털 제어 (Digital Control for BUCK-BOOST Type Solar Array Regulator)

  • 양정환;윤석택;박성우
    • 한국위성정보통신학회논문지
    • /
    • 제7권3호
    • /
    • pp.135-139
    • /
    • 2012
  • 디지털 제어기를 사용하면 태양전력 조절기의 전력변환 시 아날로그 회로로 구현이 불가능한 전력변환 제어 기법을 적용할 수 있으며 태양전력 조절기의 복잡한 운용 알고리즘을 구현할 수 있다. 디지털 제어기를 사용하여 태양전력 조절기의 입력 등가 임피던스를 저항 특성을 가지도록 정저항 제어하면 단일 정저항 제어기만으로 태양전력 조절기의 전류를 제어를 할 수 있다. 한편, 태양전지는 전압원 영역에서 저항이 큰 폭으로 변하며, 전류원 영역에서 작은 폭으로 변한다. 따라서 태양전력 조절기를 정저항 제어기로 제어하는 경우, 이러한 태양전지의 특성에 적합한 가변 진폭 최대 전력점 추적 기법을 적용하는 것이 유리하다. 그러나 가변 진폭 최대 전력점 추적은 태양전지의 대신호 저항과 소신호 저항을 이용하므로 태양전지가 출력하는 전력량을 계산하여 제한할 수 없다. 본 논문에서는 디지털 제어기를 사용하여 태양전지가 생성하는 최대 전력을 제한하는 운용 알고리즘을 제안하고 모의실험을 통해 디지털 제어기로 제어되는 태양전력 조절기를 검증한다.

아날로그메모리를 이용한 플레쉬 ADC (Development of a Flash ADC with an Analog Memory)

  • 채용웅
    • 한국전자통신학회논문지
    • /
    • 제6권4호
    • /
    • pp.545-552
    • /
    • 2011
  • 본 논문에서는 일반적인 플레쉬 ADC에서 저항열을 이용하여 기준전압을 생성한 것과는 달리, 부유게이트를 이용하여 기준전압을 생성한다. 제안된 플레쉬 ADC를 포함하는 파이프라인 ADC에서 행위모델 시뮬레이션을 수행했을 때 생성된 상기 플레쉬 ADC를 포함하는 파이프라인 ADC의 SNR은 약 77 dB, 해상도는 12 bit이고, 90 % 이상이 ${\pm}0.5$ LSB 이내의 INL을 보여주고 있으며, INL과 마찬가지로 90 % 이상이 ${\pm}0.5$ LSB 이내의 DNL 결과를 보였다.

이더넷 광 네트워크 구현을 위한 1.25 Gbps 광전 트라이플렉스 트랜시버 모듈의 전기적 혼신의 분석 (Characterization of Electrical Crosstalk in 1.25 Gbps Optoelectrical Triplex Transceiver Module for Ethernet Passive Optical Networks)

  • 김성일;이해영
    • 대한전자공학회논문지SD
    • /
    • 제42권3호
    • /
    • pp.25-34
    • /
    • 2005
  • 본 논문에서는 이더넷 광 네트워크 구현을 위한 핵심 부품인 1.25 Gbps 광전 트라이플렉스 트랜시버 모듈(Opto-electric triplex transceiver module)의 동작성능 안정화를 위하여 모듈내에서 발생되는 전기적 혼신을 해석 및 측정하였으며, 혼신 감소를 위한 가상접지선(Dummy ground line)이 포함된 신호선 구조를 제안하였다. 광전 트라이플렉스 트랜시버 모듈은 전기신호를 광신호로 바꾸어 전송하는 송신부(Laser diode), 디지털 변조되어 입력된 광신호를 전기신호로 변환하는 디지털 수신부 (Digital photodetector)와 고해상도의 CATV (Community antenna or access television) 신호를 수신하는 아날로그 수신부 (Analog photodetector)가 실리콘 기판(Silicon substrate) 상에 하이브리드 집적되어 구성된다. 디지털 수신부와 아날로그 수신부의 수신감도는 각각 BER(Bit error rate) : $10^-{12}$에서 -24 dBm과 44 dB의 신호대잡음비(Signal-to-noise ratio, SNR)에서 -7.7 dBm을 만족해야하므로 모듈 내의 전기적 혼신은 DC에서 3 GHz까지 - 86 dB이하로 유지되어야한다. 전기적 혼신의 해석 및 측정 결과, 실리콘 기판상의 광원과 디지털 광검출기, 디지털 광검출기와 아날로그 광검출기 사이의 거리를 4 mm 이상 확보하며, 가상접지선을 디지털 광검출기와 아날로그 광검출기의 신호선과 $100\;{\mu}m$ 간격으로 설치하였을 경우, -86 dB 이하의 전기적 혼신 레벨을 만족할 수 있음을 확인하였다. 본 논문에서 제안한 가상접지선을 사용하는 방법은 실리콘 기판상에 신호선을 형성할 때 동시에 형성할 수 있으므로 별도의 추가비용 없이 구현할 수 있으며, 단순히 광원 및 광 검출기의 사이간격을 충분히 확보하는 방법에 비하여 실리콘 기판의 크기를 감소시켜 최종 모듈의 크기를 약 $50\%$ 감소시킬 수 있다는 장점이 있다.