• 마이크로전자및패키징학회지
• /
• 제26권3호
• /
• pp.71-74
• /
• 2019

본 연구는 발광층으로의 전자 주입을 억제하기 위해 ZnO 나노입자보다 낮은 전자 이동도를 갖는 $TiO_2$ 나노입자를 무기 전자 수송층으로 사용하여 standard와 inverted 두 가지 구조의 양자점 전계발광 소자를 제작하고 그 특성을 비교하였다. Standard 구조의 소자에서는 전류 밀도가 낮은 것에 비해 inverted 구조의 소자에서는 전류 밀도가 매우 높은 것을 확인하였다. 휘도의 경우 inverted 구조의 소자가 standard 구조의 소자보다 더 높았지만 높은 전류 밀도로 인해 낮은 전류 효율을 나타냈다. 또한 전류 밀도가 높은 만큼 구동 전압이 높았으며, 방출 파장 스펙트럼에서 적색 편이를 확인하였다. Standard 구조의 소자에서 나타난 낮은 전류 밀도를 통해, $TiO_2$ 나노입자가 양자점 전계발광 소자에서 전자 주입을 억제할 수 있는 가능성을 확인하였다.

• 한국방사선학회논문지
• /
• 제11권7호
• /
• pp.663-669
• /
• 2017

진단목적의 방사선 의료 영상의 활용의 증가에 따라 환자의 피폭 선량 증가와 의료영상의 진단적 가치 저하에 기여하는 산란선의 관리 및 저감을 위한 연구는 필수적이라 할 수 있다. 이에 본 연구에서는 관전압 증가에 따른 산란선의 증감이 영상 화질에 미치는 영향을 분석하였다. 이를 위해 ANSI 흉부 팬텀을 이용하여, 관전압 변화에 따른 산란선 발생 비율을 측정하고, 산란선의 발생에 따른 화질 영향을 RMS(Root Mean Square) 입상성 평가, RSD(Relative Standard Deviation) 및 NPS(Noise Power Spectrum) 분석을 통해 고찰하였다. 관전압 증가에 따른 산란선 발생비율은 73 kV 관전압에서 48.8%, 93 kV 관전압 인가시 80.1%로 점차 증가하는 것으로 확인되었다. 관전압 증가에 따른 산란선 증가의 화질 영향을 분석하기 위한 RMS 분석 결과, 관전압 증가에 따른 RMS 값이 증가하는 것으로 나타나 영상의 입상성이 떨어지는 결과로 도출되었다. 공간주파수 2.5 lp/mm에서의 NPS 값 또한 관전압 73 kV 인가에 비해 93kV 관전압 증가시 20% 정도 영상의 잡음이 증가하는 것으로 나타났다. 본 연구를 통하여 관전압 변화에 따른 산란선 발생이 화질에 미치는 영향을 확인할 수 있었으며, 이러한 연구 결과는 의료영상 품질 개선을 위한 연구의 기초 자료로서 활용 가능할 것으로 판단된다.

• 대한전자공학회논문지SD
• /
• 제43권6호
• /
• pp.9-17
• /
• 2006

SoC(System-On-Chip) 시스템에서 초 저전력 시스템을 구현하기 위한 dynamic voltage and frequency scaling (DVFS)알고리즘에 사용될 시스템 버스의 다중 코어 전압 레벨을 생성해주는 새로운 다계층(multi-level) 코어 전압용 high-speed level up/down Shifter 회로를 제안한다. 이 회로는 내부 회로군과 외부 회로군 사이에서 서로 다른 전압레벨을 조정 접속하는 I/O용 level up/down shifter interface 회로로도 동시에 사용된다. 제안하는 회로는 인터페이스 접속에서 불가피하게 발생하는 속도감쇄와 Duty Ratio 불안정 문제를 최소화하는 장점을 갖고 있다. 본 회로는 500MHz의 입력 주파수에서 $0.6V\sim1.6V$의 다중 코어 전압을 각 IP들에서 사용되는 전압레벨로, 또는 그 반대의 동작으로 서로 Up/Down 하도록 설계하였다 그리고 제안하는 I/O 용 회로의 level up shifter는 500MHz의 입력 주파수에서 내부 코어 용 level up shifter의 출력전압인 1.6V를 I/O 전압인 1.8V, 2.5V, 3.3V로 전압레벨을 상승 하도록 설계하였으며, level down shifter는 반대의 동작으로 1Ghz의 입력 주파수에서 동작하도록 설계하였다. 시뮬레이션 및 결과는 $0.35{\mu}m$ CMOS Process, $0.13{\mu}m$ IBM CMOS Process 와 65nm CMOS model 변수를 이용한 Hspice를 통하여 검증하였다. 또한, 제안하는 회로의 지연시간 및 파워소모 분석과 동작 주파수에 비례한 출력 전압의 Duty ratio 왜곡에 대한 연구도 하였다.

• 한국전자통신학회논문지
• /
• 제8권8호
• /
• pp.1227-1234
• /
• 2013

1.2 더블 폴리 부유게이트 트랜지스터로 구성된 아날로그 메모리가 CMOS 표준공정에서 제작되었다. 효율적인 프로그래밍을 위해 일반적인 아날로그 메모리에서 사용되었던 불필요한 초기 소거 동작을 제거하였으며 프로그래밍과 읽기의 경로를 동일하게 가져감으로서 읽기 동작 시에 발생하는 증폭기의 DC 오프셋 문제를 근본적으로 제거하였다. 어레이의 구성에서 특정 셀을 주변의 다른 셀들로부터 격리시키는 패스 트랜지스터 대신에 Vmid라는 별도의 전압을 사용하였다. 실험 결과 아날로그 메모리가 디지털 메모리의 6비트에 해당하는 정밀도를 보였으며 프로그래밍 시에 선택되지 않은 주변의 셀들에 간섭 효과가 없는 것으로 확인되었다. 마지막으로, 아날로그 어레이를 구성하는 셀은 특이한 모양의 인젝터 구조를 가지고 있으며, 이것은 아날로그 메모리가 특별한 공정 없이도 트랜지스터의 breakdown 전압 아래에서 프로그래밍 되도록 하였다.

• 센서학회지
• /
• 제7권6호
• /
• pp.401-408
• /
• 1998

교류전압표준기인 열전형 전압변환기의 교류-직류 변환오차를 비교평가하기 위하여 이중채널방식 자동측정시스템을 개발하였다. 비교측정되는 2대의 변환기출력을 동시에 측정하여 드리프트의 영향을 감소시켰고, 또 저열기전력 이중채널 스캐너를 사용하여 변환기 출력을 순방향-역방향으로 측정하여 그 평균값을 취함으로서 전압측정기의 ���V전압이 제거되도록 하였다. 정격전압이 동일한 4 V인 변환기끼리 비교 측정한 결과, 주파수 $40\;Hz{\sim}100\;kHz$에서는 외국표준기관에서의 측정값과 약 ${\pm}2\;ppm$ 이내에서 일치하였으며, $200\;kHz{\sim}1\;MHz$ 범위에서는 약 ${\pm}4\;ppm$ 이내에서 일치하였다. 본 시스템의 개발로 변환기의 교류-직류 변환오차의 측정능력을 기존수동방식의 약 ${\pm}15\;ppm$에서 ${\pm}\;3ppm$(100 kHz 이하)로 크게 향상시켰으며, 표준유지 및 산업체 지원의 효율을 크게 높일 수 있게 되었다.

• 한국전기전자재료학회논문지
• /
• 제29권10호
• /
• pp.635-640
• /
• 2016

This paper dealt with the deterioration characteristics and an on-line diagnosis equipment for SPDs (surge protective devices). An accelerated aging test was carried out using a $8/20{\mu}s$ standard lightning impulse current to analyze the changes of electrical characteristics and to propose the diagnostic parameters and the criterion for deterioration of ZnO varistor which is the core component of SPDs. Based on the experimental results, an on-line diagnosis equipment for SPD was fabricated, which can measure the total leakage current, reference and clamping voltage. The leakage current measurement circuit was designed using a low-noise amplifier and a clamp type ZCT. A linear controller, the leakage current measurement part and a HVDC were used in the measurement of reference voltage. The measurement circuit of clamping voltage consisted of a surge generator and a coupling circuit. In a calibration process, measurement error of the prototype equipment was less than 3%.

• 한국전기전자재료학회논문지
• /
• 제15권2호
• /
• pp.190-197
• /
• 2002

In this thesis, ZnO varistors with various formulation, such as A∼E, were fabricated according to ceramic fabrication method. The microstructure, electrical properties, and surge characteristics of ZnO varistors were investigated according to ZnO varistors with various formulation. In the microstructure, A∼E\`s ZnO varistor ceramics sintered at 1130$\^{C}$ was consisted of ZnO grain(ZnO), spinel phase (Zn$\_$2.33/Sb$\_$0.67/O$\_$4/), Bi-rich phase(Bi$_2$O$_3$) and intergranuler phase, wholly. Lightning impulse residual voltage of A, B, C and E\`s ZnO varistors suited standard characteristics, below 12kV at current of 5kA. On the contrary, D\`s ZnO varistor exhibited high residual voltage as high reference voltage. In the accelerated aging test, leakage current and watt loss of B, C and D\`s ZnO varistors increases abruptly with stress time under the first a.c. stress(115$\^{C}$/3.213kV/300h). Consequently, C varistor exhibited a thermal run away. On the contrary, leakage current and watt loss of A and C\`s ZnO varistors which show low initial leakage current exhibited constant characteristics. After high current impulse test, A\`s ZnO varistor has broken the side of varistor but impulse current flowed. On the contrary, E\`s ZnO Varistor exhibited good discharge characteristics which the appearance of varistor was not wrong such as puncture, flashover, creaking and other significant damage. After long duration impulse current test, E\`s ZnO varistor exhibited good discharge characteristics which the appearance of varistor was not wrong such as puncture, flashover, creaking and other significant damage. After high current impulse test and long duration impulse current test, E\`s ZnO varistor exhibited very good characteristics which variation rate of residual voltage is 1.4% before and after test.

• 한국전자파학회논문지
• /
• 제27권2호
• /
• pp.212-215
• /
• 2016

본 논문에서는 $0.18{\mu}m$ CMOS 공정을 사용하여 5.08 GHz에서 동작하는 링 전압 제어 발진기(Ring Voltage Controlled Oscillator, Ring VCO)를 제작하였다. Ring VCO는 3단 구조로 각 단의 트랜지스터 크기 비율을 다르게 하여 전류 변화에 따른 소모 전력이 달라짐을 확인하였다. Core의 양단 위, 아래에는 Current Mirror로 전류를 제어하도록 구성하였고, 주파수 조절을 위해 제어 전압을 추가하였다. Ring VCO 측정 결과, 주파수 범위는 65.5 %(1.88~5.45 GHz), 출력 전력 -0.30 dBm, 5.08 GHz 중심주파수에서 -87.50 dBc/Hz @1 MHz의 위상잡음을 갖는다. 또한, 2.4 V 전원에서 31.2 mW 소모 전력을 확인하였다.

• 전자공학회논문지C
• /
• 제35C권10호
• /
• pp.30-37
• /
• 1998

1.2㎛ 더블 폴리 부유게이트 트랜지스터로 구성된 아날로그 메모리가 CMOS 표준공정에서 제작되었다. 효율적인 프로그래밍을 위해 일반적인 아날로그 메모리에서 사용되었던 불필요한 초기 소거 동작을 제거하였으며 프로그래밍과 읽기의 경로를 동일하게 가져감으로서 읽기 동작 시에 발생하는 증폭기의 DC offset 문제를 근본적으로 제거하였다. 어레이의 구성에서 특정 셀을 주변의 다른 셀들로부터 격리시키는 패스 트랜지스터 대신에 Vmid라는 별도의 전압을 사용하였다. 실험 결과 아날로그 메모리가 디지털 메모리의 6비트에 해당하는 정밀도를 보였으며 프로그래밍 시에 선택되지 않은 주변의 셀들에 간섭 효과가 없는 것으로 확인되었다. 마지막으로, 아날로그 어레이를 구성하는 셀은 특이한 모양의 인젝터 구조를 가지고 있으며, 이것은 아날로그 메모리가 특별한 공정 없이도 트랜지스터의 breakdown 전압 아래에서 프로그래밍 되도록 하였다.

• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.82-89
• /
• 2010

본 논문에서는 기존의 벅-부스트 컨버터의 효율 보다 높은 효율을 갖는 세 개의 DTMOS 스위칭 소자를 사용한 벅-부스트 컨버터를 제안하였다. 낮은 온-저항을 갖는 DTMOS 스위칭 소자를 사용하여 전도 손실을 줄이도록 설계하였다. DTMOS 스위칭 소자의 문턱 전압은 게이트 전압이 증가함에 따라 감소하고 그 결과 표준 MOSFET보다 전류 구동 능력이 높다. 제안한 컨버터는 넓은 출력 전압 범위와 높은 전류 레벨에서 높은 전력 변환 효율을 갖기 위해 PWM 제어법을 이용하였다. 제안한 컨버터는 최대 출력전류 300mA, 입력 전압 3.3V, 출력 전압 700mV~12V, 1.2MHz의 스위칭 주파수, 최대 효율 90% 갖는다. 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.