

# 링 전압 제어 발진기의 트랜지스터 비율에 따른 소모 전력 변화

## Power Consumption Change in Transistor Ratio of Ring Voltage Controlled Oscillator

문동우 · 신호영 · 이미림 · 강인성 · 이창현 · 박창근

Dongwoo Moon · Hooyoung Shin · Milim Lee · Inseong Kang · Changhyun Lee · Changkun Park

### 요 약

본 논문에서는 0.18  $\mu\text{m}$  CMOS 공정을 사용하여 5.08 GHz에서 동작하는 링 전압 제어 발진기(Ring Voltage Controlled Oscillator, Ring VCO)를 제작하였다. Ring VCO는 3단 구조로 각 단의 트랜지스터 크기 비율을 다르게 하여 전류 변화에 따른 소모 전력이 달라짐을 확인하였다. Core의 양단 위, 아래에는 Current Mirror로 전류를 제어하도록 구성하였고, 주파수 조절을 위해 제어 전압을 추가하였다. Ring VCO 측정 결과, 주파수 범위는 65.5 % (1.88~5.45 GHz), 출력 전력  $-0.30$  dBm, 5.08 GHz 중심주파수에서  $-87.50$  dBc/Hz @1 MHz의 위상잡음을 갖는다. 또한, 2.4 V 전원에서 31.2 mW 소모 전력을 확인하였다.

### Abstract

In this paper, a 5.08 GHz Ring Voltage Controlled Oscillator(Ring VCO) was implemented using 0.18  $\mu\text{m}$  standard CMOS technology. The proposal Ring VCO is 3-stage structure. This research confirmed that the each stage's different transistor size ratio influence the current change and alter power consumption consequentially. This circuit is formed to control the current thereby adding the Current Mirror and to tune the frequency by supplying control voltage. It has an 65.5 % (1.88~5.45 GHz) tuning range. The measured output power is  $-0.30$  dBm. The phase noise is  $-87.50$  dBc/Hz @1 MHz offset with operating frequency of 5.08 GHz fundamental frequency. The total power consumption of Ring VCO is 31.2 mW with 2.4 V supply voltage.

Key words: Inverter, Ring VCO, Wide Tuning Range, Low Phase Noise, Low Power Consumption

## I. 서 론

최근 CMOS 전압제어발진기(Voltage Controlled Oscillator: VCO)는 무선통신 시스템의 성장으로 칩의 크기 및 소모 전력 측면에서 많은 연구가 이루어졌다. VCO는 위상고정루프(Phase Locked Loop: PLL)의 핵심 블록 중 하

나로, 입력전압 변화에 따라 원하는 주파수를 내보내는 역할을 한다. VCO는 LC VCO와 Ring VCO 두 가지 종류가 널리 사용되고 있다. LC VCO는 나선형 인덕터를 사용하여 위상잡음 특성이 Ring VCO에 비해 성능이 좋지 만, 나선형 인덕터 크기로 인해 LC VCO는 전체 칩의 면적이 커지게 되고, 이는 가격이 상승으로 이어지게 된다.

「This research was supported by Basic Science Research Program through the National Research Foundation of Korea(NRF) funded by the Ministry of Science, ICT & Future Planning(2015-036938).」

승실대학교 전자공학과(Department of Electronic Engineering, Soongsil University)

· Manuscript received October 2, 2015 ; Revised December 18, 2015 ; Accepted December 29, 2015. (ID No. 20151002-20S)

· Corresponding Author: Changkun Park(e-mail: pck77@ssu.ac.kr)

또한, LC VCO는 Ring VCO와 비교하였을 때 주파수 범위의 폭이 넓지 않다는 단점이 있다. Ring VCO는 낮은 잡음 특성으로 저성능 애플리케이션에 적용된다는 한계점이 있지만, 주파수 범위 특성이 LC VCO에 비해 상대적으로 넓다는 이점을 가지고 있다. 또한, Ring VCO는 LC VCO에 비해 더 적은 칩 면적을 차지하여 다른 블럭과 함께 집적화하기가 쉽다.

이 논문에서는 트랜지스터 비율 조정으로 소모 전력을 낮춘 Ring VCO를 제안하고자 한다. Ring VCO는 0.18  $\mu$  m CMOS 공정을 사용하여 3단 구조로 설계하였다.

본 논문 II장에서 Ring Oscillator의 기본 구조를 알아보고, III장에서는 Ring VCO 중심부의 트랜지스터의 크기 비율에 따른 소모 전력 변화에 대해 분석하였다. IV장에서는 측정결과를 보여준다. 마지막으로 V장에서는 결론을 제시한다.

## II. 기본 Ring 발진기 구조

그림 1은 기본 Ring 발진기의 구조이다. Ring 발진기는 홀수 개의 인버터를 직렬로 연결한 후, 출력 신호가 다시 입력 신호로 피드백 되는 회로로 구성된다. 각 인버터 사이에 있는 부하 커패시터  $C_p$ 는 입력 신호와 출력 신호 사이에 위상차를 발생시킨다. 그리고 홀수 개의 인버터를 거친 출력 신호가 입력 신호로 피드백하면서 신호의 위상차가  $180^\circ$ 가 되었을 때 발진하게 된다. 발진이 시작되기 위해서는 루프 이득(loop gain)이 1보다 커서 미세한 신호가 시간이 지남에 따라 점차적으로 증가할 수 있어야 한다. Ring 발진기의 발진 주기는 다음 관계식을 갖는다.

$$N \times t_D = \frac{T}{2} \tag{1}$$




그림 1. 기본 ring oscillator 구조  
Fig. 1. Conventional ring oscillator structure.

식 (1)에서  $t_D$ 는 인버터의 지연 시간,  $N$ 은 단 개수,  $T$ 는 발진 주기를 나타낸다. 즉, 인버터의 지연 시간과 단 개수의 곱은 발진 주기의 절반 값과 같게 된다. 여기서 발진 주파수  $f_{osc}$ 는 발진 주기( $T$ )의 역수이므로 다음과 같은 관계식이 성립하게 된다.

$$f_{osc} = \frac{1}{2Nt_D} \tag{2}$$

인버터 지연 시간  $t_D$ 를 제어 전압으로 조절하면 Ring 발진기의 발진 주파수( $f_{osc}$ )를 조절하여 VCO에 적용할 수 있다.

## III. 제안된 Ring VCO

그림 2는 제안된 Ring VCO의 전체적인 구조를 보여주고 있다. 제안된 구조는 3 단으로 이루어져 있다. 중심부의 위아래 양단에 Current Mirror로 전류를 제어하고, 제어 전압으로 주파수를 조절하도록 설계하였다. Ring 발진기 중심부 A, B, C의 트랜지스터 크기를 1단 < 2단 < 3단으로 비율 조정을 하면, 중심부 트랜지스터 크기를 같게 하여 출력 전력을 낸 경우보다 적은 전류로 출력 전력을 낼 수 있다. 이를 이용하면 중심부의 트랜지스터 크기 A, B, C의 비율을 조정하여 소모 전력을 낮출 수 있다. Ring Oscillator의 소모 전력은 인버터의 상승 하강 시간을 짧게 할수록 과도 단락전류에 의한 전력소모가 작아지므로 트




그림 2. 제안된 Ring VCO의 구조  
Fig. 2. Schematic of the proposed Ring VCO structure.




그림 3. 트랜지스터 비율에 따른 전류와 출력 전력  
Fig. 3. Current and output power according to the ratio of transistor.

랜지스터의 length는 고정 값으로, width는 1단<2단<3단으로 갈수록 증가시킴으로써 Ring Oscillator의 전력 소모를 줄일 수 있다.

그림 3은 VCO 중심부의 트랜지스터 크기 비율에 따른 전류와 소모 전력을 시뮬레이션으로 비교하여 나타낸 그래프이다. 1:1:3의 트랜지스터 비율이 소모 전류가 더 낮아 전력소모 효율성에서는 더 높지만, 유사한 전력소모 중에서 출력 전력이 높은 값을 가지는 최적의 비율은 1:2:3으로 나타난다.

트랜지스터의 크기를 1단<2단<3단으로 갈수록 출력 전력이 높게 나오는 결과를 볼 수 있다. 하지만, 트랜지스터의 비율을 크게 하거나 3단의 트랜지스터 크기를 너무 크게 한다면 소모 전력이 크게 나타나는 것을 알 수 있다. 따라서 트랜지스터 비율은 1:2:3으로 하였을 때 안정된 전류와 출력 전력이 나옴을 알 수 있다.

#### IV. 측정 결과

제안된 Ring VCO는 0.18  $\mu\text{m}$  CMOS 공정을 사용하여 제작하였다. 그림 4는 제작한 Ring VCO의 칩 사진이며, 테스트 패드를 포함한 크기는  $0.53 \times 0.37 \text{ mm}^2$ , 테스트 패드를 제외한 크기는  $0.19 \times 0.14 \text{ mm}^2$ 이다.

설계된 Ring VCO의 주파수 특성을 보기 위하여 Agilent E4400A 스펙트럼 분석기 장비를 이용하여 측정하였다. 그림 5는 제어 전압의 변화에 따른 출력 주파수를 측




그림 4. 제안된 Ring VCO 칩 사진  
Fig. 4. Chip photograph of the proposed Ring VCO.




그림 5. Ring VCO 출력 주파수  
Fig. 5. Measured frequency of Ring VCO.

정한 결과이다. 제어 전압을 0.7~1.6 V까지 인가하여 출력 주파수의 변화를 알아보았다. 출력 주파수는 0.7 V일 때 1.88 GHz, 1.6 V 인가 시 5.45 GHz가 출력되었다.




그림 6. Ring VCO 출력 주파수  
Fig. 6. Measured frequency of Ring VCO.




그림 7. 위상잡음 측정결과  
Fig. 7. Measured phase noise of the Ring VCO.

그림 6은 출력 신호의 Ring VCO의 5.08 GHz일 때 출력 전력을 나타낸 그림이고, 그림 7은 5.08 GHz에서 위상 잡음을 측정한 결과이다. 위상잡음은 발진기의 신호품질 성능지표로 VCO에서 중요한 성능지표를 나타낸다. 측정 결과, 1 MHz 오프셋에서  $-87.50$  dBc/Hz이 나왔다.

### V. 결 론

본 논문에서는 Ring VCO 중심부의 트랜지스터 비율을 1:2:3으로 설정하여 출력 전력을 높이고, 소모 전력을 낮추어 설계하는 방법을 제안하였다. 제안한 Ring VCO 측정 결과, 중심주파수 5.08 GHz에서 65.5 % (1.88~5.45 GHz)의 동작범위와  $-0.30$  dBm의 출력 전력을 확인하였다. 기존 연구된 Ring VCO의 전체 소모 전력은 공급 전압이 각각 1.8 V일 때  $80$  mW<sup>[3]</sup>,  $100$  mW<sup>[2]</sup>로 측정되었다. 그에 비해 제안한 Ring VCO는 공급 전압이 2.4 V일 때, 전체 소모 전력이 31.2 mW로 기존의 Ring VCO 대비 우수한 성능을 갖는다.

### References

- [1] A. A. Alsharif, et al. "A high speed and low power voltage controlled ring oscillator for phase locked loop circuits", *Micro and Nanoelectronics(RSM), 2011 IEEE Regional Symposium on. IEEE*, 2011.
- [2] Y-S. Tiao, M-L. Sheu, "Full range voltage-controlled ring oscillator in 0.18  $\mu$ m CMOS for low-voltage operation", *Electronics Letters* 46.1(2010): 30-32.
- [3] Afshin Rezayee, Ken Martin, "A coupled two-stage ring oscillator", *Circuits and Systems, 2001. MWSCAS 2001. Proceedings of the 44th IEEE 2001 Midwest Symposium on*, vol. 2. IEEE, 2001.
- [4] Lei Xuemei, Wang Zhigong, and Shen Lianfeng, "Design and analysis of a three-stage voltage-controlled ring oscillator", *Journal of Semiconductors* 34.11(2013): 115-003.
- [5] Ang Gao, et al, "A 1.6~10.9 GHz voltage-controlled ring oscillator for the serial interface of high-speed data converters", *Solid-State and Integrated Circuit Technology(ICSICT), 2014 12th IEEE International Conference on. IEEE*, 2014.
- [6] G. Jovanovic, M. Stojčev, and Zoran Stamenkovic, "A CMOS voltage controlled ring oscillator with improved frequency stability", *Scientific Publications of the State University of Novi Pazar, Series A: Applied Mathematics, Informatics and Mechanics* 2.1(2010): 1-9.
- [7] Sang-Yeol Lee, Nam-Young Kim, "Differential LC VCO with enhanced tank structure and LC filtering techniques in InGaP/GaAs HBT technology", *한국전자과학회논문지*, 18(2), pp. 177-182, 2007년.