• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2012년도 춘계학술대회 논문집
• /
• pp.71-72
• /
• 2012

• 마이크로전자및패키징학회지
• /
• 제17권4호
• /
• pp.49-60
• /
• 2010

최근 휴대폰, PDA 등과 같은 모바일 전자 기기들의 사용이 급증하면서 다기능, 고성능, 초소형의 패키지가 시장에서 요구되고 있다. 따라서 사용되는 패키지의 크기도 더 작아지고 얇아지고 있다. 패키지에 사용되는 실리콘 다이 및 기판의 두께가 점점 얇아지면서 휨 변형, 크랙 발생, 및 기타 여러 신뢰성 문제가 크게 대두되고 있다. 이러한 신뢰성 문제는 서로 다른 패키지 재료의 열팽창계수의 차이에 의하여 발생된다. 따라서 초박형의 패키지의 경우 적절한 패키지물질과 두께 및 크기 등의 선택이 매우 중요하다. 본 논문에서는 현재 모바일 기기에 주로 사용되고 있는 CABGA, fcSCP, SCSP 및 MCP (Multi-Chip Package) 패키지에 대하여 휨과 응력의 특성을 수치해석을 통하여 연구하였다. 특히 휨 현상에 영향을 줄 수 있는 여러 중요 인자들, 즉 EMC 몰드의 두께 및 물성(탄성계수 및 열팽창 계수), 실리콘 다이의 두께와 크기, 기판의 물성 등이 휨 현상에 미치는 영향을 전반적으로 고찰하였다. 이를 통하여 휨 현상 메커니즘과 이를 제어하기 위한 중요 인자를 이해함으로써 휨 현상을 최소화 하고자 하였다. 휨 해석 결과 가장 큰 휨 값을 보인 SCSP에 대하여 실험계획법의 반응표면법을 이용하여 휨이 최소화되는 최적 조합을 구하였다. SCSP 패키지에서 휨에 가장 큰 영향을 미치는 인자는 EMC 두께 및 열팽창 계수, 기판의 열팽창계수, 그리고 실리콘 다이의 두께였다. 궁극적으로 최적화 해석을 통하여 SCSP의 휨을 $10{\mu}m$로 줄일 수 있음을 알 수 있었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2005년도 ISMP
• /
• pp.173-199
• /
• 2005

• 마이크로전자및패키징학회지
• /
• 제23권3호
• /
• pp.43-49
• /
• 2016

박형 package-on-package에 대해 T/H (temperature/humidity) 시험, TC (temperature cycling) 시험과 HTS(high temperature storage) 시험을 사용하여 신뢰성을 분석하였다. T/H 시험은 $85^{\circ}C/85%$의 조건으로 500시간, TC 시험은 $-40{\sim}100^{\circ}C$의 조건으로 1000회, HTS 시험은 $155^{\circ}C$의 조건으로 1,000시간 범위에서 평가하였다. 폴리이미드 써멀테이프를 사용하여 제작한 24개의 package-on-package (PoP) 시편에 대해 신뢰성 시험 전에 측정한 솔더접속 배선의 평균저항은 $0.56{\pm}0.05{\Omega}$이었으며, 24개 시편에서 모두 유사한 값이 측정되었다. 500시간까지의 T/H 시험, 1000회의 TC 시험 및 1,000시간까지의 HTS 시험후에도 솔더 접속부의 오픈 불량은 발생하지 않았다.

• 한국신뢰성학회:학술대회논문집
• /
• 한국신뢰성학회 2001년도 정기학술대회
• /
• pp.239-244
• /
• 2001

Today, Ultrasonic is used as an important non-destructive test tool of semiconductor reliability evaluation and failure analysis. The semiconductor packaging trend goes to develop thin package, this trend makes difficult to inspect to defect in semiconductor package. One of the important problem in all semiconductor is moisture absorption in the atmosphere. This moisture causes crack or delamination to package when the semiconductor package is soldered on PCB. Reliability evaluation of semiconductor's object is investigating the effect of this moisture. For that reason, this study is investigating the effect of this moisture and reliability evaluation of semiconductor after preconditioning test and scanning acoustic microscope.

• 한국산학기술학회논문지
• /
• 제17권1호
• /
• pp.684-692
• /
• 2016

LQFP/TQFP(Low-profile Quad Flat Package/Thin Quad Flat Package) 패키지 공정에서는 높은 수준의 품질 관리를 위해 3차원 형상 측정 방법을 도입하고 있어 본 연구에서는 최종 외관 불량 검사를 위하여 projection moire 방식의 3D 영상 검사를 위한 광학 시스템과 영상처리 알고리즘을 개발하였다. LQFP/TQFP칩에서 발생하는 불량들은 2D 불량항목과 3D 불량 항목으로 구분하여 불량 항목을 상세히 정의하였다. 광학계를 설계함에 있어서 2D 측정 광학계는 돔 조명을 사용하여 일정한 광분포도를 갖도록 설계하고, 3D 측정 광학계는 PZT를 이용하여 모아레 패턴이 90도씩 정확한 위상을 갖도록 이송을 위한 기구적 메커니즘을 설계한다. 물체의 모아레 측정시 위상 변화에서 나타나는 $2{\pi}$ 모호성을 해결하기 위해 측정된 모아레 무늬를 비교하여 $2{\pi}$ 위상의 모호성이 발생하는 부분에서 수정된 다른 위상을 참고하는 알고리즘을 적용하였다. 개발된 검사 시스템은 LQFP/TQFP 외관 검사 공정에 적용하였으며, 실험에서 최대 높이의 측정 오차는 $1.34{\mu}m$ 이내로, 3차원 외관형상 불량 검사 조건을 만족할 만한 성능을 보였다.

• 마이크로전자및패키징학회지
• /
• 제19권2호
• /
• pp.7-15
• /
• 2012

최근 모바일 기기에 적용되는 반도체 패키지는 초소형, 초박형 및 다기능을 요구하고 있기 때문에 다양한 실리콘 칩들이 다층으로 수직 적층된 패키지의 개발이 필요하다. 패키지 및 실리콘 칩의 두께가 계속 얇아지면서 휨 현상, 크랙 및 여러 다른 형태의 파괴가 발생될 가능성이 많다. 이러한 문제는 패키지 재료들의 열팽창계수의 차 및 패키지의 구조적인 설계로 인하여 발생된다. 본 연구에서는 4층으로 적층된 FBGA 패키지의 휨 현상 및 응력을 수치해석을 통하여 상온과 리플로우 온도 조건에서 각각 분석하였다. 상온에서 가장 적은 휨을 보여준 경우가 리플로우 공정 조건에서는 오히려 가장 큰 휨을 보여 주고 있다. 본 연구의 물성 조건에서 패키지의 휨에 가장 큰 영향을 미치는 인자는 EMC의 열팽창계수, EMC의 탄성계수, 다이의 두께, PCB의 열팽창계수 순이었다. 휨을 최소화하기 위하여 패키지 재료들의 물성들을 RMS 기법으로 최적화한 결과 패키지의 휨을 약 $28{\mu}m$ 감소시킬 수 있었다. 다이의 두께가 얇아지게 되면 다이의 최대 응력은 증가한다. 특히 최상부에 위치한 다이의 끝 부분에서 응력이 급격히 증가하기 시작한다. 이러한 응력의 급격한 변화 및 응력 집중은 실리콘 다이의 파괴를 유발시킬 가능성이 많다. 따라서 다이의 두께가 얇아질수록 적절한 재료의 선택 및 구조 설계가 중요함을 알 수 있다.

• 전자공학회논문지A
• /
• 제32A권12호
• /
• pp.149-158
• /
• 1995

This paper describes the development of a software tool LCD FRAME that may guide the analyzing process for the electrical characteristics and the design procedure for constructing the thin film transistor liquid crystal display(TFT/LCD) packages. LCD FRAME can analyze its electrical characteristics from the TFT/LCD system package configuration, and provide the design variables to meet the user's requirements. These analysis and design procedure can be done in real time according to the model at simplified package level of TFT/LCD. LCD_FRAME is an object-oriented expert system which considers package elements as objects. With this LCD_FRAME software tool, we analyzed the I-V characteristics of a-Si TFT and its signal distortion which has maximum 1.58 $\mu$s delay along the panel scan line of the package containing 480 ${\times}$ 240 pixels. We designed the package structure of maximum 6.35 $\mu$s signal delays and 3360 ${\times}$ 780 pixels, and as a result we showed that the proper structure of 20 $\mu$m scan line width, 60$\mu$m panel TFT gate width and 8 $\mu$m gate length. This LCD_FRAME software tool provides results of the analysis and the design in the form of input files of the SPICE program, text data files, and graphic charts.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2003년도 International Symposium
• /
• pp.93-100
• /
• 2003

The continuing scaling trend in microelectronic circuit technology has a significant impact on the different IC interconnection and packaging technologies. These latter technologies have not kept pace with the IC scaling trends, resulting in a so-called“interconnect technology gap”. Multilayer thin film technology is proposed as a“bridge”- technology between the very high density IC technology and the coarse standard PCB technology. It is also a key enabling technology for the realisation of true“System-in-a-Package”(SIP) solutions, combining multiple“System-on-a-Chip”(SOC) IC's with other components and also integrating passive components in its layers. A further step is to use this technology to realise new functionalities on top of active wafers. These additional“above-IC”processed layers may e.g. be used for low loss, high speed on chip interconnects, clock distribution circuits, efficient power/ground distribution and to realize high Q inductors on chip.

• Journal of Welding and Joining
• /
• 제29권1호
• /
• pp.20-24
• /
• 2011